JPH0218791A - 不揮発性メモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は不揮発性メモリ制御回路に関し、特に新たな情
報による書込みが可能な不揮発性メモリを制御する不揮
発性メモリ制御回路に関する。

〔従来の技術〕

従来、マイクロプロセッサシステムの不揮発性メモリと
しては、バッテリバックアップを行っているＲＡＭまた
は電気的に新たな情報の書込みが可能な不揮発性メモリ
であるＥＥＰＲＯＭが使用され、これらに電源を切断し
ても記憶していることが必要な情報をマイクロプロセッ
サから書込んで保存している。

〔発明が解決しようとする課題〕

しかし、前者のバッテリバックアップを行っているＲＡ
Ｍを使用する上述した従来の不揮発性メモリは、バッテ
リの寿命に限界があり、維持管理に手間がかかつて高価
になるという欠点がある。

また、後者のＥ　Ｅ　Ｐ　ＲＯＭを使用する従来の不揮
発性メモリは、書込みを行う回数に制限があり、あまり
頻繁にマイクロプロセッサによる書込みを行うと使用で
きなくなるという欠点がある。

本発明の目的は、ＥＥＰＲＯＭなどの不揮発性メモリに
対する新たな情報による書込みを、装置電源が切断され
るときにのみ行うことによって、書込みを行う回数を少
なくして不揮発性メモリに十分の寿命を保障することが
できる不揮発性メモリ制御回路を提供することにある。

〔課題を解決するための手段〕

本発明の不揮発性メモリ制御回路は、 （Ａ＞電源が投入されているときには、記憶している情
報の読出しと新たな情報による書込みとが行えるととも
に、電源を切断しても記憶している情報を継続して保存
することができる不揮発性メモリ、 （Ｂ）揮発性メモリを内蔵し、電源を投入後に酵記不揮
発性メモリの内容を読出して前記揮発性メモリに書込み
、前記揮発性メモリの内容を使用してプログラム処理を
実行するマイクロプロセッサシステム、 （Ｃ）電源が切断されることを検出して、前記不揮発性
メモリに前記マイクロプロセッサシステム内の前記揮発
性メモリの内容を退避させるメモリ退避信号を送るとと
もに、少なくともその退避動作が終了するまで前記不揮
発性メモリが動作する電源を供給するメモリ退避信号発
生回路、 を備えてｊ：ＩＡ成されている。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の不揮発性メモリ制御回路の一実施例を
示すブロック図である。

第１図の不揮発性メモリ１は、Ｅ　Ｅ　Ｐ　ＲＯＭであ
り、電源が投入されているときには、記憶している情報
の読出しを行うことができるとともに、書込みモードを
選択することにより、新たな情報による書込みを行うこ
とができる。

また、不揮発性メモリ１は、電源を切断しても記憶して
いる情報を継続して保存することができる。

一方、マイクロプロセッサシステム２は、Ｅ　Ｅ　Ｆ）
　ＲＯＭである不揮発性メモリ１に一対一に対応するＲ
、　Ａ　Ｍである揮発性メモリ２−１を内蔵し、電源を
投入後に揮発性メモリ１へ、アドレス信号ａおよび制御
信号Ｃを送って、不揮発性メモリ１の内容を読出して、
データ信号すを受けて揮発性メモリ２−１に書込み、そ
の揮発性メモリ２−１の内容を使用してプログラム処理
を実行している。

また、電源動作検出回路３は、装置電源投入時に定電圧
Ｖ　ｃｃの立上がり、および装置電源切断時に定電圧ｙ
　ｃｃの立下がりを素早く検出して、それぞれ立上かり
および立下がりを行う電源動作検出信号ｄを発生して、
マイクロプロセッサシステム２およびメモリ退避信号発
生回路４に送っている。

第２図は電源動作検出回路３の一例を示す回路図である
。

また、第３図は各信号の動作波形を示すタイムチャート
である。

第２図において、ツェナダイオードＤ１は、電源動作検
出信号ｄを発生させるための基準電圧ＶＲｓｒ□の設定
用であり、第３図に示すように、電源スィッチのオンを
行った装置電源投入時に定電圧Ｖ　ｃｃが基準電圧Ｖ　
Ｒｅｒ２を越えるまでは、ツェナダイオードＤ１がオフ
のため、トランジスタＱ２のベースに抵抗Ｒ４，Ｒ５を
通じて接地電位が印加されるので、トランジスタＱ２は
オフとなり、このため、トランジスタＱ１のベースに抵
抗Ｒ１を通じてエミッタと同じＶ。。が印加されて、ト
ランジスタＱ１もオフとなり、電源動作検出信号ｄは抵
抗Ｒ３を通して接地電位となる。

また、装置電源投入時に定電圧Ｖ　ｃ（Ｈが基準電圧Ｖ
Ｒ＠ｙ２を越えると、ツェナダイオードＤ１および）−
ランジスタＱ２がオンになり、Ｖ　ｃｃが抵抗Ｒ１，Ｒ
２で分割されるので、トランジスタＱ１もオンになり、
電源動作検出信号ｄは、素早く立上がり正電位になる。

一方、第３図に示すように、電源スィッチのオフを行っ
た装置電源切断時には、定電圧■。。が基準電圧ＶＲｅ
ｒ２より下がると、電源動作検出信号ｄは、素早く立下
がり接地電位となる。

このため、マイクロプロセッサシステム２は、装置電源
投入時で、回路動作のために供給されている定電圧Ｖ　
ｃｃの立上がり時に、電源動作検出信号ｄが立上がるこ
とを検出して、初期化動作を行うことができる。

次に、メモリ退避信号発生回路４は、装置電源切断時で
、回路動作のために供給されている定電圧ＶＤＤの立下
がりに先行して、電源動作検出信号ｄが立下がることを
検出し、素早くメモリ退避抑制信号ｅを立下げることが
できる。

このため、メモリ退避信号発生回路４は、不揮発性メモ
リ１にメモリ退避抑制信号ｅを送ることにより、装置電
源投入時から稼働中には、不揮発性メモリ１のメモリ退
避動作を抑制し、装置電源切断時に素早くメモリ退避抑
制信号ｅを立下げるので、このメモリ退避抑制信号ｅの
立下げがメモリ退避信号を意味することとなる。

また、メモリ退避信号発生回路４は、少なくともマイク
ロプロセッサシステム２内の揮発性メモリ２−１の内容
を退避させる退避動作が終了するまで、その不揮発性メ
モリ１が動作する定電圧ＶＲＡＭを不揮発性メモリ１に
供給し２ている。

このため、不揮発性メモリ１は、マイクロプロセッサシ
ステム２から制御信号Ｃにより新たな情報を書込むため
の書込みモードを選択された状態で、メモリ退避抑制信
号ｅの立下がりを検出することにより、マイクロプロセ
・ソサシステム２に制御信号Ｃを送り、マイクロプロセ
ッサシステム２が揮発性メモリ２−１の内容を読出した
アドレス信号ａ、データ信号すおよび制御信号Ｃを受け
て、退避する新たな情報の書込みを行うことができる。

第４図はメモリ退避信号発生回路４の一例を示す回路図
である。

第４図に示すように、定電圧回路Ｚ１は、高い定電圧Ｖ
ＤＤを供給されて、メモリ退避信号発生回路・１に定電
圧■８ＡＭを供給している。

また、ツェナダイオードＤ２は、メモリ退避抑制信月（
知３発生するための基準電圧Ｖユ１．の設定用であり、
第３図に示すように、装置電源投入時に定電圧ＶＤＤが
基準電圧ＶＲ，ｒ＋を越えるまでは、ツェナダイオード
Ｄ２がオフのため、トランジスクＱ４カベースに抵抗Ｒ
８，Ｒ９を通じて接地電位が印加されるので、トランジ
スタＱ４はオフとなり、この結果、トラ〉′ジスタロ３
のベースに抵抗Ｒ７を通じて、定電圧Ｖ　ＲＡＭが供給
されるので、）〜ランジスタＱ３はオンとなり、メモリ
退避抑制信号ｅは、抵抗Ｒ６を通して電源動作検出信号
（イが供給され、電源動作検出信号（」が正電位にな−
）でも、引き続き接地電位となっている。

また、装置電源投入時に定電圧Ｖ。Ｄが基準電圧ＶＦＬ
ａｒ＋を越えると、ツェナダイオードＤ２およびトラン
ジスタＱ４がオンになり、トランジスタＱ３はオフにな
るので、メモリ退避抑制信号ｅは、抵抗Ｒ６を通して電
源動作検出信号ｄの正電位が供給されることとなる。

一方、装置電源切断時には、第３図に示すように、電源
動作検出信号ｄが素早く正電位から接地電位になるので
、メモリ退避抑制信号ｅも素早く正電位から接地電位と
なる。

次に、本実施例全体の動作を説明する。

まず、装置電源が投入されると、マイクロプロセッサシ
ステム２は、電源動作検出信号ｄが立上がることを検出
して、初期化動作を行う。

一方、不揮発性メモリ１は、初期状態で書込みモードが
選択されていないので、定電圧■□、が供給されたとき
、読出しが可能となるが書込みは行われない。

そこで、マイクロプロセッサシステム２は、不揮発性メ
モリ１の内容を読出して、揮発性メモリ２−１に書込み
、その揮発性メモリ２−１の内容を使用してプログラム
処理を実行する。

プログラム処理の中で、揮発性メモリ２−１への新たな
データの書込みが行われると、マイクロプロセッサシス
テム２は、不揮発性メモリ１の書込みモードを選択する
。

しかし、メモリ退避信号発生回路４のメモリ退避抑制信
号ｅが立上がっているので、メモリ退避動作は行われず
抑制されることとなる。

最後に、装置電源が切断されると、メモリ退避信号発生
回路４のメモリ退避抑制信号ｅが素早く立下がるので、
メモリ退避動作が可能となった不揮発性メモリ１は、速
やかにマイクロプロセッサシステム２から送られた揮発
性メモリ２−１の内容を退避する。

以上述べたように、本実施例の不揮発性メモリ制御回路
は、Ｅ　Ｅ　Ｐ　ＲＯＭなどの不揮発性メモリに対する
新たな情報による書込みを、装置電源が切断されるとき
にのみ行うことによって、書込みを行う回数を少なくし
て不揮発性メモリに十分の寿命を保障することができる
。

この結果、バッテリバックアップを行っているＲＡＭを
使用しなくとも、本実施例の不揮発性メモリ制御回路は
、ＥＥＰＲＯＭなどの不揮発性メモリを使用して、マイ
クロプロセッサシステムで常時変化する情報を保存する
ことができる。

〔発明の効果〕

以上説明したように、本発明の不揮発性メモリ制御回路
は、ＥＥＰＲＯＭなどの不揮発性メモリに対する新たな
情報による書込みを、装置電源が切断されるときにのみ
行うことによって、書込みを行う回数を少なくして不揮
発性メモリに十分の寿命を保障することができるという
効果を有している。

【図面の簡単な説明】

第１図は本発明の不揮発性メモリ制御回路の一実施例を
示すブロック図、第２図は電源動作検出回路の一例を示
す回路図、第３図は各信号の動作波形を示すタイムチャ
ー１・、第４図はメモリ退避信号発生回路の一例を示す
回路図である。 １・・・・・・不揮発性メモリ、２・・・・・・マイク
ロプロセッサシステム、２−１・・・・・・揮発性メモ
リ、３・・・・・電源動作検出回路、４・・・・・・メ
モリ退避信号発生回路、ａ・・・・・・アドレス信号、
ｂ・・・・・・データ信号、Ｃ・・・・・・制御信号、
ｄ・・・・・・電源動作検出信号、ｅ・・・・・メモリ
退避抑制信号、Ｄｉ、Ｄ２・・・・・・ツェナダイオー
ド、Ｑｌ、Ｑ２．Ｑ３．Ｑ４・・・・・・トランジスタ
、Ｒ１，Ｒ２、Ｒ３，Ｒ４，Ｒ５，Ｒ６゜Ｒ７，Ｒ８，
Ｒ９−抵抗、Ｖ　ｃｃ　、　Ｖ　ＤＤ　、　Ｖ　ＲＡＭ
・・・・・・定電圧、Ｖ　Ｒｅｆｌ　、Ｖ　Ｒｅｒ２・
・・・・基準電圧、ｚｌ・・・・・・定電圧回路。

Claims (1)

1. 【特許請求の範囲】 （Ａ）電源が投入されているときには、記憶している情
   報の読出しと新たな情報による書込みとが行えるととも
   に、電源を切断しても記憶している情報を継続して保存
   することができる不揮発性メモリ、 （Ｂ）揮発性メモリを内蔵し、電源を投入後に前記不揮
   発性メモリの内容を読出して前記揮発性メモリに書込み
   、前記揮発性メモリの内容を使用してプログラム処理を
   実行するマイクロプロセッサシステム、 （Ｃ）電源が切断されることを検出して、前記不揮発性
   メモリに前記マイクロプロセッサシステム内の前記揮発
   性メモリの内容を退避させるメモリ退避信号を送るとと
   もに、少なくともその退避動作が終了するまで前記不揮
   発性メモリが動作する電源を供給するメモリ退避信号発
   生回路、 を備えることを特徴とする不揮発性メモリ制御回路。