JPH0218795A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0218795A JPH0218795A JP63168410A JP16841088A JPH0218795A JP H0218795 A JPH0218795 A JP H0218795A JP 63168410 A JP63168410 A JP 63168410A JP 16841088 A JP16841088 A JP 16841088A JP H0218795 A JPH0218795 A JP H0218795A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- test
- otprom
- written
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体記憶装置に係り、特にＯＴＰＲＯＭの
テスト方法に関するものである。
テスト方法に関するものである。
第２図は従来のＯＴＰＲＯＭのテストフローの一例であ
る。ＯＴＰＲＯＭは紫外線照射による情報の消去ができ
ないため、テスト項目においてビットＶこ対する書き込
みはできない構造になっている。したがって、第２図に
示すようにＤＣチエツク及びブランクチエツクという導
き込みケ含まないテストノロ−になっている。
る。ＯＴＰＲＯＭは紫外線照射による情報の消去ができ
ないため、テスト項目においてビットＶこ対する書き込
みはできない構造になっている。したがって、第２図に
示すようにＤＣチエツク及びブランクチエツクという導
き込みケ含まないテストノロ−になっている。
このようＶＣ従米のＯＴＰＲＯＭは書き込みテストフロ
ーなかつ之ので２書き込み不良に対するスクリーニング
ができないという問題点かあっｔ。
ーなかつ之ので２書き込み不良に対するスクリーニング
ができないという問題点かあっｔ。
この発明は上記のＬつな問題点全解消するためになされ
たもので、書き込み動作の確認ができることを目的とす
る。
たもので、書き込み動作の確認ができることを目的とす
る。
この発明に係る半導体記憶装置は、冗長回路と有するＥ
ＰＲＯＭのチップを使用することＶｃＬす、冗長限度内
での書き込みテストができる工うにし之ものである。
ＰＲＯＭのチップを使用することＶｃＬす、冗長限度内
での書き込みテストができる工うにし之ものである。
この発明に２ける冗長回路全使用するテストフローぼ、
−度書き込んだビットを冗長回路を使用すること１／ｃ
工りスペアビットと置換し、書き込み前のブランク状態
に戻す。
−度書き込んだビットを冗長回路を使用すること１／ｃ
工りスペアビットと置換し、書き込み前のブランク状態
に戻す。
以下、この発明の一実施例について図を用いて説明する
。第１図はＯＴＰＲＯＭのテストフロー図である。
。第１図はＯＴＰＲＯＭのテストフロー図である。
テストの工程にしたがって説明すると、第１にＤＣテス
ト・ブランクチエツクを行う。
ト・ブランクチエツクを行う。
第２に書き込みテス）ｋ行う。ここでの書き込みは、チ
ップが持つ冗長回路の最大置換限度内にとどめる。この
書き込みテストにＪ：り書き込みモードの確認？Ｃ″ｒ
′５゜ 第３ ＶＣバー／イン及び読み出しテストを行いスクリ
ーニングをする。
ップが持つ冗長回路の最大置換限度内にとどめる。この
書き込みテストにＪ：り書き込みモードの確認？Ｃ″ｒ
′５゜ 第３ ＶＣバー／イン及び読み出しテストを行いスクリ
ーニングをする。
第４ Ｖｃ、第２で書き込ん、とピントに対し冗長回路
ヲ使用しスペアビットと置換を行う。
ヲ使用しスペアビットと置換を行う。
第５にブランクチエツクを行いテストを終了するＯ
本来、ＯＴＰＲＯＭはＥＰ ＲＯＭチップを樹脂封止し
ているため、−度書き込んだ情報は紫外線照射では消去
することができない。しかしながら、上記第４のように
書き込まれ九ビットに対し、冗長回路を使用しブランク
状態にあるスペアビットと置換を行えば、書き込まれて
い九ビットはブランク状態になる。
ているため、−度書き込んだ情報は紫外線照射では消去
することができない。しかしながら、上記第４のように
書き込まれ九ビットに対し、冗長回路を使用しブランク
状態にあるスペアビットと置換を行えば、書き込まれて
い九ビットはブランク状態になる。
以上のようにこの発明によればＯＴＰＲＯＭのテストに
２いて、−度書き込んだピント？冗長回路によりブラン
ク状態のスペアピントと置換するように構成し九ので、
書き込みテストが行える二うになり、ユーザーでの不良
発生率の低下の効果がある０
２いて、−度書き込んだピント？冗長回路によりブラン
ク状態のスペアピントと置換するように構成し九ので、
書き込みテストが行える二うになり、ユーザーでの不良
発生率の低下の効果がある０
第１図はこの発明に係る半導体記憶装置の一実施例で、
ＯＴＰＲＯＭのテストフロー図、第２図ｉｒｉ従米のＯ
ＴＰＲＯＭのテストスローの一例？示す図であるＯ
ＯＴＰＲＯＭのテストフロー図、第２図ｉｒｉ従米のＯ
ＴＰＲＯＭのテストスローの一例？示す図であるＯ
Claims (1)
- 【特許請求の範囲】 電気的に書き込み、紫外線で消去のできる ＥＰＲＯＭのチップを樹脂封止することにより一度だけ
書き込み可能な半導体記憶装置であるＯＴＰＲＯＭにお
いて、封止している上記ＥＰＲＯＭのチップが冗長回路
を有することにより、上記ＯＴＰＲＯＭのテストフロー
において、冗長限度内で書き込みを行い、それにより読
み出しテストを行い、更に書き込んだビットに対し、冗
長回路を用い書き込まれていないビットと置換を行うこ
とを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168410A JPH0218795A (ja) | 1988-07-06 | 1988-07-06 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168410A JPH0218795A (ja) | 1988-07-06 | 1988-07-06 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0218795A true JPH0218795A (ja) | 1990-01-23 |
Family
ID=15867606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168410A Pending JPH0218795A (ja) | 1988-07-06 | 1988-07-06 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0218795A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59185099A (ja) * | 1984-02-28 | 1984-10-20 | Toshiba Corp | 不揮発性半導体メモリ |
| JPS62283500A (ja) * | 1986-05-31 | 1987-12-09 | Toshiba Corp | 不揮発性半導体メモリ |
-
1988
- 1988-07-06 JP JP63168410A patent/JPH0218795A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59185099A (ja) * | 1984-02-28 | 1984-10-20 | Toshiba Corp | 不揮発性半導体メモリ |
| JPS62283500A (ja) * | 1986-05-31 | 1987-12-09 | Toshiba Corp | 不揮発性半導体メモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104669A (en) | Method and apparatus for generating memory addresses for testing memory devices | |
| US4918692A (en) | Automated error detection for multiple block memory array chip and correction thereof | |
| JPH0468719B2 (ja) | ||
| KR100502133B1 (ko) | 반도체 기억 장치 및 그 테스트 방법 | |
| JP2773271B2 (ja) | 半導体記憶装置 | |
| JPS6237479B2 (ja) | ||
| US6199025B1 (en) | Semiconductor device having selectable device type and methods of testing device operation | |
| KR900013621A (ko) | 반도체장치 | |
| JP3483724B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0218795A (ja) | 半導体記憶装置 | |
| CN100444286C (zh) | 存储单元信号窗测试方法和设备 | |
| JPH0562497A (ja) | 半導体メモリ装置のリダンダントセルアレイ配列方法 | |
| JP2004527821A (ja) | メモリのための簡略な故障許容 | |
| JP3898390B2 (ja) | 半導体記憶装置 | |
| JPH03160697A (ja) | 不揮発性半導体記憶装置 | |
| KR100924579B1 (ko) | 리던던시 메모리 셀 억세스 회로, 이를 포함하는 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법 | |
| JPS62128099A (ja) | ワンタイムｒｏｍの試験回路 | |
| WO2004049350A1 (en) | Method and system for defining a redundancy window around a particular column in a memory array | |
| JPS6357819B2 (ja) | ||
| JPH01273154A (ja) | Ｅｃｃ回路付記憶装置 | |
| US20030169633A1 (en) | Method of checking electrical connections between a memory module and a semiconductor memory chip | |
| JPH03160698A (ja) | 不揮発性半導体記憶装置 | |
| JPS6365547A (ja) | メモリ内蔵集積回路 | |
| JPS623499A (ja) | 半導体メモリ装置 | |
| JPH03160696A (ja) | 不揮発性半導体記憶装置 |