JPH02188131A - バッテリ電源供給回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕・ 本発明はバッテリからの電源を電子部品等に供給するバ
ッテリ電源供給回路に関し、特にＩＣがラッチアップし
た場合にバッテリが放電してしまうことを防止するバッ
テリ電源供給回路に関する。

〔従来の技術〕

従来この種のバッテリ電源供給回路としては、例えば、
自動車に使用されるものとして第２図のブロック図に示
されるものがある。

同図において、各部ＣＩ、ＩＣ２とこれら、を統括制御
するＣＰＵ３とはバス４によって互いに接続されており
、バッテリからの電源はＶＢ、ｕ端子５を介して常時電
源回路６に供給され、この電源回路６はＣＰＵ３の電源
端子Ｖ等を始めとする各部にバックアップ用の電源電圧
Ｖａを常時供給している。

また、抵抗Ｒ１、コンデンサＣ１から構成される直列回
路により電源電圧ｖａの立ち上がりが検出され、さらに
、この電源電圧Ｖａの立ち上がりの際には、トランジス
タＴＲＩ、抵抗Ｒ２，Ｒ３、ダイオードＤ１から構成さ
れるスイッチング回路により、ＣＰＵ３のリセット端子
Ｒには所定の時間だけハイレベル電位が印加される。こ
のため、電源回路６がバッテリに接続される初期時には
ＣＰＵ３にリセットがかかり、リセットがかかると即座
にボート端子Ｐ１の状態が読み込まれる。この初期時に
は、ポート端子Ｐ１の電位レベルはロウレベルのため、
ＣＰＵ３は低消費電力モードであるパワーダウンモード
になってバッテリ電源は節約される。

また、イグニッションキースイッチがオン操作されると
ＩＣＰ端子７はバッテリに接続され、バッテリから電源
回路８へ電源が供給されて電源回路８からは安定化され
た電圧ｖｂが出力される。

この電圧ｖｂの立ち上がりは抵抗Ｒ４、コンデンサＣ２
の直列回路により検出され、さらに、トランジスタＴＲ
１、抵抗Ｒ３，Ｒ５、ダイオードＤ２から構成されるス
イッチング回路により、上記と同様にしてＣＰＵ３にリ
セットがかかる。リセットがかかると即座にポート端子
Ｐ１の状態が読み込まれるが、電圧ｖｂが出力されてボ
ート端子Ｐ１はハイレベルのため、ＣＰＵ３はこのリセ
ットによってパワーダウンモードから復帰し、所定処理
の実行を開始する。

〔発明が解決しようとする課題〕

しかしながら、上記構成の従来の回路においては、ＣＰ
Ｕ３にラッチアップ現象が生じると、たとえイグニッシ
ョンキースイッチをオフ操作して電源回路８をバッテリ
から切り離しても、電源回路６はバッテリに接続された
ままであるため、電源回路６を介してバッテリからの電
源はＣＰＵ３に供給され続ける。このラッチアップ現象
は大電流が流れるため、この状態がしばらく続くとバッ
テリは放電してしまい、その後自動車を再始動すること
が出来なくなってしまうという課題を従来の回路は有し
ていた。

〔課題を解決するための手段〕

本発明はこのような課題を解消するためになされたもの
で、常時バッテリに接続された電源回路の出力電流を検
出し所定の電流値以上になると信号を出力する電流検出
回路と、この電流検出回路を介してマイクロプロセッサ
に供給される電源回路の出力電流をスイッチングするス
イッチング回路と、電流検出回路で過電流を検出した場
合にスイッチング回路を所定時間だけオフ制御する電源
供給停止回路とを備えたものである。

〔作用〕

マイクロプロセッサにラッチアップ現象が生じると電流
検出回路により過電流が検出され、電源供給停止回路に
よってスイッチング回路は所定時間オフ制御されてマイ
クロプロセッサへの電源供給は所定時間だけ停止される
。

〔実施例〕

次に本発明について図面を参照して以下に詳述する。

第１図は本発明の一実施例を表すブロック図であり、第
２図と同一または相当部分については同符号を用いてそ
の説明は省略する。

同図において、常時バッテリに接続されたバックアップ
用の電源回路６の出力は電流検出回路１１に入力され、
この電流検出回路１１において電源回路６の出力電流が
計測され、予め定められた所定の電流値以上になると、
ワンショットマルチバイブレータ１２への出力信号Ａを
ハイレベルにする。さらに、電流検出回路１１を介する
電源回路６からの出力電流はトランジスタＴＲ２に入力
され、このトランジスタＴＲ２のエミッタ・コレクタ回
路を介してＣＰＵ３の電源供給端子Ｖヘパツクアップ用
の電源が供給されるものとなっている。また、周知のワ
ンショットマルチバイブレータ１２は、入力信号Ａがハ
イレベルになると、一定幅のハイレベル信号であるパル
ス信号Ｂを出力するものであり、電源回路６からの電源
供給を受けて動作するものである。

信号Ｂが出力されると、このハイレベル電位は抵抗Ｒ１
２を介してトランジスタＴＲ２のベースに伝えられ、ト
ランジスタＴＲ２はオフされてＣＰＵ３への電源供給は
停止される。これと同時に、信号Ｂのハイレベル電位は
抵抗Ｒ１９を介してトランジスタＴＲ５のベースに伝え
られ、トランジスタＴＲ５はオンされてコンデンサＣ５
に充電されている電荷は抵抗Ｒ２０を介して放電される
。

ＣＰＵ３のリセット端子ＲにはトランジスタＴＲ３のコ
レクタが接続されており、この端子Ｒは電源回路６によ
る電圧Ｖａの立ち上がり時に所定の時間だけハイレベル
になり、ＣＰＵ３にリセットがかかるものとなっている
。つまり、電源回路６の出力する電源電圧Ｖａが立ち上
がると、トランジスタＴＲ３のエミッタに電圧が印加さ
れると共に、抵抗Ｒ１４を介してコンデンサＣ５に充電
電流が流れ始める。しかし、コンデンサＣ５の端子電圧
はすぐにはハイレベルにはならないため、トランジスタ
ＴＲ３のベース−エミッタ間には電圧が生じてベース電
流が流れる。このため、所定時間だけトランジスタＴＲ
３はオンし、このコレクタ電位レベルは所定時間だけハ
イレベルになり、ＣＰＵ３にリセットがかかるものとな
っている。

なお、Ｒ１５，Ｒ１６はそれぞれベース抵抗、コレクタ
抵抗である。

また、ＣＰＵ３のボート端子Ｐ１には電源回路８の出力
電位が入力され、電源回路８から各ＩＣＩ、ＩＣ２等へ
の電源供給状態がＣＰＵ３によって監視されるものとな
っている。

電源回路８はイグニッションキースイッチのオン操作に
よりバッテリに接続され、安定化した出力電圧ｖｂを各
部に供給するものであり、この電圧ｖｂの立ち上がりは
、コンデンサＣ６および抵抗Ｒ１８から構成される直列
回路により検出され、抵抗Ｒ１７を介してトランジスタ
ＴＲ４のベースに伝えられる。電圧ｖｂが生じるまでは
トランジスタＴＲ４のベース電位は抵抗Ｒ１８によって
ロウレベルに保たれているが、電圧ｖｂの立ち上がりに
よってハイレベルになり、ベース電流が流れてトランジ
スタＴＲ４は所定時間だけオンする。

トランジスタＴＲ４がオンすると、このコレクタに接続
されたコンデンサＣ５の端子は接地され、充電電荷は急
速に放電されてコンデンサＣ５の端子電圧は低下する。

そして、この端子電圧の低下によってトランジスタＴＲ
３のベース会エミッタ間には電位差が生じてベース電流
が流れ、トランジスタＴＲ３はオンして、上述した場合
と同様にしてＣＰＵ３に所定の時間だけリセットがかか
る。

このような構成において、本装置の動作について以下に
詳述する。

先ず、電源回路６にバッテリを接続すると、バッテリか
ら出力された１２Ｖの供給電圧は５ｖの安定化された電
圧Ｖａに変換されて出力される。

電源電圧Ｖａが立ち上がると、ワンショットマルチバイ
ブレータ１２から出力される信号Ｂはロウレベルになり
、トランジスタＴ　Ｒ２Ｋオンする。

このため、バッテリからの電源は電源回路６．電流検出
回路１１およびトランジスタＴＲ２を介してＣＰＵ３に
供給される。

また、電圧Ｖａの立ち上がりは抵抗Ｒ１４およびコンデ
ンサＣ５の直列回路によって検出され、トランジスタＴ
Ｒ３が前述したように所定時間だけオンすることにより
、ＣＰＵ３にリセットがかかる。リセットがかかるとＣ
ＰＵ３は所定処理の実行を開始し、ボート端子Ｐ１の状
態をすぐに読み込むが、電源回路８からは電源が出力さ
れていないため、ボート端子Ｐ１がロウレベルにあるこ
とを知る。このため、ＣＰＵ３はその動作モードを低消
費電力モードであるパワーダウンモードに変え、バッテ
リからの供給電流はＣＰＵ３の内部ＲＡＭのデータの保
持のみに消費されるようになり、バッテリ電源の節約が
図られる。

次に、電源回路６のバッテリへの接続後にイグニッショ
ンキースイッチをオン操作すると、電源回路８ヘバツテ
リから゛電源が供給され、電源回路８からは５ｖに安定
化された電圧ｖｂが出力されてＩＣＩ、ＩＣ２等へ供給
される。また、電圧ｖｂの立ち上がりは前述したように
コンデンサＣ６および抵抗Ｒ１８の直列回路によって検
出され、トランジスタＴＲ４が所定時間だけオンするこ
とによりＣＰＵ３にリセットがかかる。リセットがかか
るとＣＰＵ３はパワーダウンモードから復帰し、所定処
理の実行を開始する。

次に、イグニッションキースイッチがオフ操作されると
電源回路８とバッテリとの接続は断たれ、電源回路８か
ら出力されていた電圧ｖｂは低下してＩＣＩ、ＩＣ２等
への電源供給は停止する。また、電圧ｖｂの低下はボー
ト端子Ｐ１のレベルがロウレベルになることによりＣＰ
Ｕ３へ伝えられ、ＣＰＵ３はこのロウレベルを検知する
と、その動作モードを低消費電力モードであるパワーダ
ウンモードにする。このため、バッテリからの供給電流
はＣＰＵ３の内部ＲＡＭのデータの保持のみに消費され
るようになり、バッテリ電源の節約が図られる。

次に、再度イグニッションキースイッチがオン操作され
ると、電源回路８とバッテリとの接続は復活し、電源回
路８からは電圧ｖｂが再度出力されるようになり、ＩＣ
Ｉ、ＩＣ２等への電源供給が再開される。また、このイ
グニッションキースイッチのオン操作の直後には、前述
したようにトランジスタＴＲ３およびＴＲ４によりＣＰ
Ｕ３にリセットがかかるため、ＣＰＵ３はパワーダウン
モードから復活し、記憶している内部ＲＡＭデータを用
いて処理動作を再開する。

そして、引き続くイグニッションキースイッチのオン、
オフ操作によって以上の動作が繰り返される。つまり、
キースイッチのオフ時にはＩＣＩ。

ＩＣ２等への電源供給は停止されると共にＣＰＵ３はパ
ワーダウンモードになり、バッテリの消費電流は低減さ
れ、しかも、ＣＰＵ３の内部ＲＡＭデータは保持され続
ける。また、キースイッチのオン時にはＣＰＵ３は保持
された内部ＲＡＭデータを用いながら所定処理を実行す
る。

このような状態において、何らかの原因、例えば外部か
らノイズが印加されることによってＣＰＵ３にラッチア
ップ現象が生じると、電源回路６を介するバッテリから
の供給電流は増大して過電流を生じ、この過電流は電流
検出回路１１により検出される。電流検出回路１１はこ
の過電流を検出すると出力信号Ａをハイレベルに変化さ
せ、過電流が生じたことをワンショットマルチバイブレ
ータ１２へ伝える。

ワンショットマルチバイブレーク１２は信号Ａを入力す
ると、予め定められた時間幅の信号Ｂを出力する。信号
Ｂのハイレベル変化は抵抗Ｒ１２を介してトランジスタ
ＴＲ２のベースに伝えられ、トランジスタＴＲ２はオフ
してバッテリからＣＰＵ３への電源供給は停止する。こ
の結果、ＣＰＵ３に生じたラフチアツブ現象は解消され
る。また、この電源供給の停止時間は、ワンショットマ
ルチバイブレータ１２から出力される信号Ｂのハイレベ
ル時間に相当し、所定時間が経過すると信号Ｂはロウレ
ベルに戻る。信号Ｂがロウレベルになると、トランジス
タＴＲ２はオンして再びバッテリからＣＰＵ３へ電源供
給が行われるようになる。

また、これに並行し、信号Ｂのハイレベル変化は抵抗Ｒ
１９を介してトランジスタＴＲ５に伝えられ、トランジ
スタＴＲ５はオンする。トランジスタＴＲ５がオンする
と、コンデンサＣ５に充電されている電荷は、抵抗Ｒ２
０およびトランジスタＴＲ５のコレクタ争エミッタ回路
を介して放電される。この抵抗Ｒ２０およびコンデンサ
Ｃ５によらて定まる所定時間の経過後、つまり、ＣＰＵ
３への電源供給が再開されるときには、コンデンサＣ５
の端子電圧は十分に低下し、トランジスタＴＲ３はオン
する。このオン動作により、電源回路６による電圧Ｖａ
の立ち上がり時と同様にしてＣＰＵ３にリセットがかか
り、ＣＰＵ３はイ□ニシヤライズされ、電源回路６がバ
ッテリに接続される時と同様な動作を繰り返す。

このように本実施例によれば、ＣＰＵ３にラッチアップ
が生じると、自動的にＣＰＵ３への電源供給は断たれ、
ラッチアップ現象は解消される。

このため、従来のように、ラッチアップによってバッテ
リが放電してしまうということはなくなる。

さらに、自動的にＣＰＵ３への電源供給が再開されるた
め、自動車の運転手には何の配慮も要せず、煩わしさが
ない。

〔発明の効果〕

以上説明したように本発明は、常時バッテリに接続され
た電源回路の出力電流を検出し所定の電流値以上になる
と信号を出力する電流検出回路と、この電流検出口路を
介してマイクロプロセッサに供給される電源回路の出力
電流をスイッチングするスイッチング回路と、電流検出
回路で過電流を検出した場合にスイッチング回路を所定
時間だけオフ制御する電源供給停止回路とを備えたこと
により、マイクロプロセッサにラッチアップ現象が生じ
ると電流検出回路により過電流が検出され、電源供給停
止回路によってスイッチング回路は所定時間オフ制御さ
れてマイクロプロセッサへの電源供給は所定時間だけ停
止される。

このため、マイクロプロセ・ツサにラッチアップ現象が
生じても、従来のようにバッテリが放電してしまって自
動車の再始動時に電子機器が動作しなくなるという課題
は解消されるという効果を有する。

さらに、マイクロプロセッサへの電源供給は自動的に再
開されるため、自動車の運転手には何ら配慮を要せず、
煩わしさがないという効果も有する。

ＴＲ２・・・トランジスタ。

特許出願人　　本田技研工業株式会社 代理人弁理士　　　長谷用　　芳　　樹間　　　　　　
　　　寺　　　嶋　　　史　　　朗

【図面の簡単な説明】

第１図は本発明の一実施例による回路構成を表すブロッ
ク図、第２図は従来の回路構成を表すブロック図である
。

Claims (1)

【特許請求の範囲】
1. 常時バッテリに接続されたバックアップ用の電源回路の
   出力電流を検出し所定の電流値以上になると信号を出力
   する電流検出回路と、この電流検出回路を介してマイク
   ロプロセッサに供給される前記電源回路からの出力電流
   をスイッチングするスイッチング回路と、前記電流検出
   回路で過電流を検出した場合に前記スイッチング回路を
   所定時間だけオフ制御する電源供給停止回路とを備えた
   ことを特徴とするバッテリ電源供給回路。