JPH02189637A - マイクロブログラム制御装置 - Google Patents
マイクロブログラム制御装置Info
- Publication number
- JPH02189637A JPH02189637A JP1055889A JP1055889A JPH02189637A JP H02189637 A JPH02189637 A JP H02189637A JP 1055889 A JP1055889 A JP 1055889A JP 1055889 A JP1055889 A JP 1055889A JP H02189637 A JPH02189637 A JP H02189637A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control
- error
- storage
- microinstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 238000013500 data storage Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御装置に関し、特に制
御記憶からの読出しデータの誤り検出時のデータ訂正を
行うマイクロプログラム制御装置に関する。
御記憶からの読出しデータの誤り検出時のデータ訂正を
行うマイクロプログラム制御装置に関する。
従来のマイクロプログラム制御装置においては、制御記
憶にエラー訂正コードを格納し、１ビツト等の訂正エラ
ーの場合は、エラー訂正を行っているが、２とットエラ
ー等のエラー訂正コードでは訂正不可能なエラーが発生
した場合は、マイクロプログラムの続行が出来なくなる
ため、サービスプロセッサへのエラー報告と同時に動作
を停止していた。
憶にエラー訂正コードを格納し、１ビツト等の訂正エラ
ーの場合は、エラー訂正を行っているが、２とットエラ
ー等のエラー訂正コードでは訂正不可能なエラーが発生
した場合は、マイクロプログラムの続行が出来なくなる
ため、サービスプロセッサへのエラー報告と同時に動作
を停止していた。
上述の従来のマイクロプログラム制御装置では、制御記
憶読出しデータに、エラー訂正コードで訂正不可能な誤
りが発生した場合は、マイクロプログラム制御装置の動
作の停止という場合になるため、マイクロプログラム制
御装置の再立ち上げが必要になるという欠点がある。
憶読出しデータに、エラー訂正コードで訂正不可能な誤
りが発生した場合は、マイクロプログラム制御装置の動
作の停止という場合になるため、マイクロプログラム制
御装置の再立ち上げが必要になるという欠点がある。
本発明のマイクロプログラム制御装置は、マイクロプロ
グラムを格納する制御記憶と、前記制御記憶からの続出
データの誤り検出を行う誤り検出回路と、前記誤り検出
回路が誤りを検出すると起動し、主記憶アクセス装置へ
の主記憶読出し指示信号及び制御記憶への主記憶データ
格納指示信号及び制御記憶読み出レジスタへの主記憶デ
ータセット指示信号を順次送出するシーケンカウンタと
を有している。
グラムを格納する制御記憶と、前記制御記憶からの続出
データの誤り検出を行う誤り検出回路と、前記誤り検出
回路が誤りを検出すると起動し、主記憶アクセス装置へ
の主記憶読出し指示信号及び制御記憶への主記憶データ
格納指示信号及び制御記憶読み出レジスタへの主記憶デ
ータセット指示信号を順次送出するシーケンカウンタと
を有している。
次に、本発明について図面を９照して説明する。
第１図は、本発明の一実施例のブロック図である。第１
図において、本発明の一実施例はマイクロプログラムを
格納する制御記憶１０と、制御記憶１０からの読出しデ
ータの誤り検出を行う誤り検出回路１１と、誤り検出回
路１１が誤りを検出すると、起動し主記憶アクセス装置
（図示せず）への主記憶読出し指示信号及び制御記憶へ
の主記憶データ格納指示信号及び制御記憶読み出し主記
憶データセット指示信号を順次送出するシーケンスカウ
ンタ１２とを含む。
図において、本発明の一実施例はマイクロプログラムを
格納する制御記憶１０と、制御記憶１０からの読出しデ
ータの誤り検出を行う誤り検出回路１１と、誤り検出回
路１１が誤りを検出すると、起動し主記憶アクセス装置
（図示せず）への主記憶読出し指示信号及び制御記憶へ
の主記憶データ格納指示信号及び制御記憶読み出し主記
憶データセット指示信号を順次送出するシーケンスカウ
ンタ１２とを含む。
制御記憶１０は、アドレスレジスタからのアドレス信号
によりアクセスされ、読出しデータを誤り検出回路１１
とデータ選択回路１４に出力し、ライトネーブル信号Ｗ
Ｅが入力されると主記憶読出しデータが格納される。誤
り検出回路１１は、読出しデータに誤りがある場合は、
誤り検出信号をマイクロ命令実行部（図しせず）とシー
ケンスカウンタ１２に出力する。マイクロ命令実行部は
、誤り検出信号が入力されると次の命令の実行を抑制す
る。シーケンスカウンタ１２は、誤り検出信号が入力さ
れるとビットＳｏ、Ｓ１ Ｓ２、ｓ、＋ Ｓ、を順次セ
ットする。シーケンスカウンタ１２のビットＳｏの出力
は、主記憶アクセス（図示せず）への主記憶読出し要求
信号として接続する。また制御記憶アドレスは、主記憶
読出しアドレスの一部として主記憶アクセス装置へ接続
する。主記憶アクセス装置は、シーケンスカウンタ１２
のＳ。ビットの要求信号により、制御記憶アドレスに対
応した主記憶アドレスより、あらかじめ用意された制御
記憶内データと同一のマイクロ命令を読み出す、主記憶
読み出しデータは、シーケンスカウンタ１２のＳ３ビ・
′ントがセットされるタイミングと同じタイミングでデ
ータ選択回路１４ に入力される。同じタイミングで制
御記憶１０にも入力され、８３ビツトからのＷＥ信号に
より、制御記憶１０へのマイクロ命令の再書込みげ行わ
れる。データ選択回路１４は、シーケンスカウンタ１２
の８３ビツト出力により、主記憶読出しデータを選択し
マイクロ命令レジスタ１３に出力する。マイクロ命令レ
ジスタ１５は、シーケンスカウンタ１２の８４ビツト出
力により、入データをセットする。マイクロ命令レジス
タ１３の出力は、マイクロ命令実行部へ接続され、命令
が実行される。
によりアクセスされ、読出しデータを誤り検出回路１１
とデータ選択回路１４に出力し、ライトネーブル信号Ｗ
Ｅが入力されると主記憶読出しデータが格納される。誤
り検出回路１１は、読出しデータに誤りがある場合は、
誤り検出信号をマイクロ命令実行部（図しせず）とシー
ケンスカウンタ１２に出力する。マイクロ命令実行部は
、誤り検出信号が入力されると次の命令の実行を抑制す
る。シーケンスカウンタ１２は、誤り検出信号が入力さ
れるとビットＳｏ、Ｓ１ Ｓ２、ｓ、＋ Ｓ、を順次セ
ットする。シーケンスカウンタ１２のビットＳｏの出力
は、主記憶アクセス（図示せず）への主記憶読出し要求
信号として接続する。また制御記憶アドレスは、主記憶
読出しアドレスの一部として主記憶アクセス装置へ接続
する。主記憶アクセス装置は、シーケンスカウンタ１２
のＳ。ビットの要求信号により、制御記憶アドレスに対
応した主記憶アドレスより、あらかじめ用意された制御
記憶内データと同一のマイクロ命令を読み出す、主記憶
読み出しデータは、シーケンスカウンタ１２のＳ３ビ・
′ントがセットされるタイミングと同じタイミングでデ
ータ選択回路１４ に入力される。同じタイミングで制
御記憶１０にも入力され、８３ビツトからのＷＥ信号に
より、制御記憶１０へのマイクロ命令の再書込みげ行わ
れる。データ選択回路１４は、シーケンスカウンタ１２
の８３ビツト出力により、主記憶読出しデータを選択し
マイクロ命令レジスタ１３に出力する。マイクロ命令レ
ジスタ１５は、シーケンスカウンタ１２の８４ビツト出
力により、入データをセットする。マイクロ命令レジス
タ１３の出力は、マイクロ命令実行部へ接続され、命令
が実行される。
以上のような構成により、制御記憶１０からの読出しデ
ータに誤りがない場合は、そのデータがマイクロ命令と
して実行され、読出しデータに誤りが検出された場合は
、制御記憶に対応した主記憶上のエリアからマイクロ命
令が読み出され制御記憶への再書込みとマイクロ命令の
実行がなされる。
ータに誤りがない場合は、そのデータがマイクロ命令と
して実行され、読出しデータに誤りが検出された場合は
、制御記憶に対応した主記憶上のエリアからマイクロ命
令が読み出され制御記憶への再書込みとマイクロ命令の
実行がなされる。
以上説明したように、本発明は、制御記憶読出しデータ
に訂正不可能な誤りが発生した場合に、バードウェア制
御により主記憶上のマイクロ命令を読出して制御記憶へ
の再書込みと、命令の実行をすることにより、マイクロ
プログラム制御装置の再立ち上げ処理を必要としないで
動作を続行できる効果がある。
に訂正不可能な誤りが発生した場合に、バードウェア制
御により主記憶上のマイクロ命令を読出して制御記憶へ
の再書込みと、命令の実行をすることにより、マイクロ
プログラム制御装置の再立ち上げ処理を必要としないで
動作を続行できる効果がある。
第１図は本発明の一実施例をす示すブロック図である。
１０・・・・・・制御記憶、１１・・・・・・誤り検出
回路、１２・・・・・・シーケンスカウンタ、１３・・
・・・・マイクロ命令レジスタ、１４・・・・・・デー
タ選択回路。
回路、１２・・・・・・シーケンスカウンタ、１３・・
・・・・マイクロ命令レジスタ、１４・・・・・・デー
タ選択回路。
Claims (1)
- マイクロプログラムを格納する制御記憶と、前記制御記
憶からの読出データの誤り検出を行う誤り検出回路と、
前記誤り検出回路が誤りを検出すると起動し、主記憶ア
クセス装置への主記憶読出し指示信号及び制御記憶への
主記憶データ格納指示信号及び制御記憶読み出レジスタ
への主記憶データセット指示信号を順次送出するシーケ
ンカウンタとを有し、制御記憶からの読出しデータが検
出された場合は、主記憶に用意されたマイクロプログラ
ムを取出し、制御記憶への再書込みと、命令の実行をす
ることを特徴とするマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055889A JPH02189637A (ja) | 1989-01-18 | 1989-01-18 | マイクロブログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055889A JPH02189637A (ja) | 1989-01-18 | 1989-01-18 | マイクロブログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02189637A true JPH02189637A (ja) | 1990-07-25 |
Family
ID=11753581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055889A Pending JPH02189637A (ja) | 1989-01-18 | 1989-01-18 | マイクロブログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02189637A (ja) |
-
1989
- 1989-01-18 JP JP1055889A patent/JPH02189637A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1031595A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPH011038A (ja) | 制御メモリ誤り訂正制御方式 | |
| JPH0652065A (ja) | メモリ制御回路 | |
| JPH02114336A (ja) | マイクロプログラム制御装置 | |
| JP3123855B2 (ja) | メモリ装置のパトロール制御回路 | |
| JPS6158051A (ja) | 擬似故障発生方式 | |
| JPH06149685A (ja) | メモリエラー回復装置 | |
| JPH038029A (ja) | マイクロプログラム制御装置 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH01136251A (ja) | 自己診断方式 | |
| JP2665039B2 (ja) | マイクロプログラム制御装置 | |
| JPS6052451B2 (ja) | マイクロ命令実行制御方式 | |
| JP2844624B2 (ja) | データ処理装置 | |
| JPH0317761A (ja) | 主記憶装置 | |
| JPH02141833A (ja) | 情報処理装置 | |
| JPS63142449A (ja) | 制御メモリに対するパトロ−ルチエツク方式 | |
| JPH0464096B2 (ja) | ||
| JPH0229839A (ja) | マイクロプログラム制御装置 | |
| JPS58215798A (ja) | マイクロプログラム制御装置 | |
| JPS63231642A (ja) | 状態履歴記憶装置 | |
| JPS63101947A (ja) | エラ−処理方式 | |
| JPH02242443A (ja) | 情報処理装置のデバッグ機構 | |
| JPH0944411A (ja) | パトロール方式を採用した記憶装置 | |
| JPH04218849A (ja) | 記憶装置 | |
| JPH03168839A (ja) | 制御メモリ１ビットエラー修正方式 |