JPH02114336A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH02114336A JPH02114336A JP63268644A JP26864488A JPH02114336A JP H02114336 A JPH02114336 A JP H02114336A JP 63268644 A JP63268644 A JP 63268644A JP 26864488 A JP26864488 A JP 26864488A JP H02114336 A JPH02114336 A JP H02114336A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control
- error
- microprogram
- microinstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラム制御装置に関し、特に、制
御記憶からの読出しデータの誤り検出時のデータ訂正方
式に関する。
御記憶からの読出しデータの誤り検出時のデータ訂正方
式に関する。
従来のマイクロプログラム制御装置においては、制御記
憶にエラー訂正コードを格納し、１とットエラー等の訂
正可能エラーの場合は、エラー訂正を行っているが、２
とットエラー等の訂正コードでは訂正不可能なエラーが
発生した場合には、マイクロプログラムの続行が出来な
くなるため、サービスプロセッサへのエラー報告と同時
に動作を停止していた。
憶にエラー訂正コードを格納し、１とットエラー等の訂
正可能エラーの場合は、エラー訂正を行っているが、２
とットエラー等の訂正コードでは訂正不可能なエラーが
発生した場合には、マイクロプログラムの続行が出来な
くなるため、サービスプロセッサへのエラー報告と同時
に動作を停止していた。
ｒ発明が解決しようとする課題〕
前述の従来のマイクロプログラム制御装置では、制御記
憶読出しデータに、エラー訂正コードで訂正不可能な誤
りが発生した場合は、マイクロプログラム制御装置の動
作の停止という状態になるため、マイクロプログラム制
御装置の再立ち上げが必要になり効率が悪くなるという
欠点がある。
憶読出しデータに、エラー訂正コードで訂正不可能な誤
りが発生した場合は、マイクロプログラム制御装置の動
作の停止という状態になるため、マイクロプログラム制
御装置の再立ち上げが必要になり効率が悪くなるという
欠点がある。
本発明のマイクロプログラム制御装置の構成は、マイク
ロプログラム制御装置のマイクロプログラムを格納する
制御記憶と、この制御記憶からの読出しデータの誤り検
出を行う誤り検出回路と、この誤り検出回路が誤りを検
出すると起動し、前記マイクロプログラム制御装置の主
記憶アクセス装置への主記憶読出し要求信号及び制御記
憶読み出しレジスタへの主記憶データセット指示信号を
順次送出するシーケンスカウンタとを有し、前記制御記
憶からの読出しデータに誤りが検出された場合は、前記
主記憶アクセス装置の主記憶に用意されたマイクロプロ
グラムを取出して実行する手段を含むことを特徴とする
。
ロプログラム制御装置のマイクロプログラムを格納する
制御記憶と、この制御記憶からの読出しデータの誤り検
出を行う誤り検出回路と、この誤り検出回路が誤りを検
出すると起動し、前記マイクロプログラム制御装置の主
記憶アクセス装置への主記憶読出し要求信号及び制御記
憶読み出しレジスタへの主記憶データセット指示信号を
順次送出するシーケンスカウンタとを有し、前記制御記
憶からの読出しデータに誤りが検出された場合は、前記
主記憶アクセス装置の主記憶に用意されたマイクロプロ
グラムを取出して実行する手段を含むことを特徴とする
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図であり、マイク
ロプログラムを格納する制御記憶１０と、“この制御記
憶１０からの読出しデータの誤り検出を行う誤り検出回
路１１と、この誤り検出回路１１が誤りを検出すると起
動し、主記憶アクセス装置（図示せず）への主記憶読出
し要求信号１０４及び制御記憶読み出しレジスタである
マイクロ命令レジスタ１３への主記憶データセット指示
信号１０５を順次送出するシーケンスカウンタ１２とか
ら構成されている。
ロプログラムを格納する制御記憶１０と、“この制御記
憶１０からの読出しデータの誤り検出を行う誤り検出回
路１１と、この誤り検出回路１１が誤りを検出すると起
動し、主記憶アクセス装置（図示せず）への主記憶読出
し要求信号１０４及び制御記憶読み出しレジスタである
マイクロ命令レジスタ１３への主記憶データセット指示
信号１０５を順次送出するシーケンスカウンタ１２とか
ら構成されている。
制御記憶１０は、アドレスレジスタ（図示せず）からの
制御記憶読出しアドレス信号１０１によりアクセスされ
、その読出されたデータは誤り検出回路１１とデータ選
択回路１４に出力され、誤り検出回路１１は、制御記憶
１０から読出されたデータに誤りがある場合は、誤り検
出信号１０３をマイクロ命令実行部（図示せず）及びシ
ーケンスカウンタ１２に出力する。マイクロ命令実行部
は、誤り検出信号が入力されると、次の命令の実行を抑
止する。
制御記憶読出しアドレス信号１０１によりアクセスされ
、その読出されたデータは誤り検出回路１１とデータ選
択回路１４に出力され、誤り検出回路１１は、制御記憶
１０から読出されたデータに誤りがある場合は、誤り検
出信号１０３をマイクロ命令実行部（図示せず）及びシ
ーケンスカウンタ１２に出力する。マイクロ命令実行部
は、誤り検出信号が入力されると、次の命令の実行を抑
止する。
シーケンスカウンタ１２は、誤り検出信号１０３が入力
されると、その値を、ビットＳ。がら順に１マシンサイ
クル毎にｓ、、ｓ２．Ｓ３．ｓ４とセットする。シーケ
ンスカウンタ１２のビットＳｏの出力は、主記憶アクセ
ス装置（図示せず）への主記憶読出し要求信号１０４と
して接続される。また、制御記憶読出しアドレス信号１
０１は、主記憶読出しアドレスの一部として主記憶アク
セス装置へ接続される。
されると、その値を、ビットＳ。がら順に１マシンサイ
クル毎にｓ、、ｓ２．Ｓ３．ｓ４とセットする。シーケ
ンスカウンタ１２のビットＳｏの出力は、主記憶アクセ
ス装置（図示せず）への主記憶読出し要求信号１０４と
して接続される。また、制御記憶読出しアドレス信号１
０１は、主記憶読出しアドレスの一部として主記憶アク
セス装置へ接続される。
主記憶アクセス装置は、シーケンスカウンタ１２のＳＯ
ビットの主記憶読出し要求信号１０４により、制御記憶
読出しアドレス信号１０１に対応した主記憶アドレスよ
り、あらかじめ用意された制御記憶１０内のデータと同
一のマイクロ命令を読み出す。主記憶読み出しデータ１
０７は、シーケンスカウンタ１２の８３ビツトがセット
されるタイミングと同じタイミングでデータ選択回路１
４に入力される。
ビットの主記憶読出し要求信号１０４により、制御記憶
読出しアドレス信号１０１に対応した主記憶アドレスよ
り、あらかじめ用意された制御記憶１０内のデータと同
一のマイクロ命令を読み出す。主記憶読み出しデータ１
０７は、シーケンスカウンタ１２の８３ビツトがセット
されるタイミングと同じタイミングでデータ選択回路１
４に入力される。
データ選択回路１４は、シーケンスカウンタ１２の８３
ビツト出力により、主記憶読出しデータ１０７を選択し
てマイクロ命令レジスタ１３に出力する。マイクロ命令
レジスタ１３は、シーケンスカウンタ１２のＳ４ビツト
出力により、入力データを七″ツトする。マイクロ命令
レジスタ１３の出力は、マイクロ命令実行部へ接続され
て命令が実行される。
ビツト出力により、主記憶読出しデータ１０７を選択し
てマイクロ命令レジスタ１３に出力する。マイクロ命令
レジスタ１３は、シーケンスカウンタ１２のＳ４ビツト
出力により、入力データを七″ツトする。マイクロ命令
レジスタ１３の出力は、マイクロ命令実行部へ接続され
て命令が実行される。
以上のような構成及び動作により、制御記憶１０からの
読出しデータに誤りがない場合は、そのデータがマイク
ロ命令として実行され、読出しデータに誤りが検出され
た場合は、制御記憶に対応した主記憶上のエリアからマ
イクロ命令が読み出されて実行される。
読出しデータに誤りがない場合は、そのデータがマイク
ロ命令として実行され、読出しデータに誤りが検出され
た場合は、制御記憶に対応した主記憶上のエリアからマ
イクロ命令が読み出されて実行される。
以上説明したように本発明は、制御記憶読出しデータに
訂正不可能の誤りが発生した場合に、あらかじめ用意さ
れた主記憶上のマイクロ命令を読み出して実行すること
により、マイクロプログラム制御装置の再立ち上げ処理
を必要としないで動作を続行できる効果がある。
訂正不可能の誤りが発生した場合に、あらかじめ用意さ
れた主記憶上のマイクロ命令を読み出して実行すること
により、マイクロプログラム制御装置の再立ち上げ処理
を必要としないで動作を続行できる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック図である。
１０・・・制御記憶、１１・・・誤り検出回路、１２・
・・シーケンスカウンタ、１３・・・マイクロ命令レジ
スタ、１４・・・データ選択回路、１０１・・・制御記
憶読出しアドレス信号、１０２・・・制御記憶読出しデ
ータ、１０３・・・誤り検出信号、１０４・・・主記憶
読出し指示信号。
・・シーケンスカウンタ、１３・・・マイクロ命令レジ
スタ、１４・・・データ選択回路、１０１・・・制御記
憶読出しアドレス信号、１０２・・・制御記憶読出しデ
ータ、１０３・・・誤り検出信号、１０４・・・主記憶
読出し指示信号。
Claims (1)
- マイクロプログラム制御装置のマイクロプログラムを格
納する制御記憶と、この制御記憶からの読出しデータの
誤り検出を行う誤り検出回路と、この誤り検出回路が誤
りを検出すると起動し、前記マイクロプログラム制御装
置の主記憶アクセス装置への主記憶読出し要求信号及び
制御記憶読み出しレジスタへの主記憶データセット指示
信号を順次送出するシーケンスカウンタとを有し、前記
制御記憶からの読出しデータに誤りが検出された場合は
、前記主記憶アクセス装置の主記憶に用意されたマイク
ロプログラムを取出して実行する手段を含むことを特徴
とするマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63268644A JPH02114336A (ja) | 1988-10-24 | 1988-10-24 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63268644A JPH02114336A (ja) | 1988-10-24 | 1988-10-24 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114336A true JPH02114336A (ja) | 1990-04-26 |
Family
ID=17461413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63268644A Pending JPH02114336A (ja) | 1988-10-24 | 1988-10-24 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114336A (ja) |
-
1988
- 1988-10-24 JP JP63268644A patent/JPH02114336A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095426A (en) | Data processing system for effectively handling exceptions during execution of two different types of instructions | |
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| JP2001184203A (ja) | プログラム修正装置 | |
| JPH1031595A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPH02189637A (ja) | マイクロブログラム制御装置 | |
| JPH038029A (ja) | マイクロプログラム制御装置 | |
| JP3057732B2 (ja) | 情報処理装置 | |
| JPH05189231A (ja) | 命令フェッチにおけるエラー処理方式 | |
| JPH0797326B2 (ja) | 情報処理装置 | |
| JPS63142449A (ja) | 制御メモリに対するパトロ−ルチエツク方式 | |
| JPS625439A (ja) | 命令コ−ド拡張方式 | |
| JPH0555895B2 (ja) | ||
| JPH0135369B2 (ja) | ||
| JPH0675800A (ja) | 障害処理方式 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH0512004A (ja) | 命令実行方式 | |
| JPH08263324A (ja) | デバッグ容易化装置 | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPH02242443A (ja) | 情報処理装置のデバッグ機構 | |
| JPH0476733A (ja) | データ処理装置 | |
| JPH0540701A (ja) | コンピユータ装置 | |
| JPS63188239A (ja) | マイクロプログラム制御装置 | |
| JPH03225485A (ja) | マイクロプロセッサ | |
| JPS60263232A (ja) | マイクロ診断方式 | |
| JPS61269743A (ja) | デバグ方式 |