JPH02189944A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH02189944A
JPH02189944A JP1010602A JP1060289A JPH02189944A JP H02189944 A JPH02189944 A JP H02189944A JP 1010602 A JP1010602 A JP 1010602A JP 1060289 A JP1060289 A JP 1060289A JP H02189944 A JPH02189944 A JP H02189944A
Authority
JP
Japan
Prior art keywords
pads
integrated circuit
circuit device
printed wiring
flexible printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1010602A
Other languages
English (en)
Inventor
Kazuto Yanase
柳瀬　一人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP1010602A priority Critical patent/JPH02189944A/ja
Publication of JPH02189944A publication Critical patent/JPH02189944A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関する。
〔従来の技術〕
従来、半導体集積回路装置の形態は、第３図に示すごと
く、半導体チップ１．半導体チップの接続用パッド（以
下パッドと略す）２．パッケージ６、外部接続用の端子
７からなっている。
この内、パッド２どパッケージの端子５との間の接続部
の詳細は第４図に示す通りで、半導体チップ１のパッド
２とパッケージの端子５との間はポンディングワイヤー
４により接続されている。
この場合、ポンディングワイヤー４同志が接触して、集
積回路装置が機能しないかあるいは故障してしまう問題
があった。
更に最近、半導体技術の進歩に伴い、ＩＣの高度集積化
が進み、１個のＩＣに大規模複雑な機能を持たせること
が可能となってきたが、このためには、半導体チップ上
のパッド数を増加する必要がある。
一つの半導体チップ１１に、より多くのパッド１２を設
ける方式として第５図に示すパッドが考案された。これ
は半導体チップ１１上のパッド１２を千鳥状に２列にす
るものであるが、この方式ではポンディングワイヤー１
４同志の接触及びポンディングワイヤー１４とパッド１
２との接触による事故の可能性が高くなり、パッド間の
間隔をあまり小さくできず、又、多くのパッド］２を設
けるためには半導体チップ１１を大型化しなければなら
ない問題があった。
この様な問題に対処するため、ボンディングワイヤーに
被覆材を使うことが考案された。
（昭和５９年　特許願］、　２４３４号　発明者：根本
守雄氏） そうすることによってボンディングワイヤー同志による
接触不良の問題はさげられる。
〔発明が解決しようとする課題〕
上述した従来のボンディングワイヤーに被覆材を使う方
法においては、ボンディングワイヤー１本、１本に対し
て被覆をしなければいけないので、非常に時間と工数が
かかる。又、接触問題はないが、ポンチインクワイヤー
が移動することによって、ボッディングワイヤー相互間
の関係位置が変って、ＩＣの周波数特性などに影響を与
える心配がある。そこで、本発明の目的は隣接したボン
ディングワイヤーが接触する恐れのないことは勿論、そ
れに対する作業の工数がかからず、更に接続配線相互間
の関係位置が変らず、ＩＣの性能変化のない半導体集積
回路装置を提供することにある。
〔課題を解決するための手段〕
本発明の半導体集積回路装置は、半導体チッソの接続用
パッドとパッケージの端子間を可撓性の印刷配線板で接
続されることにより構成される。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図ならびに第２図はそれぞれ本発明の一実施例の半
導体集積回路装置について、２層配線された可撓性の印
刷配線板２６を用いた半導体集積回路装置のパッドとパ
ッケージの端子との接続状態を示した部分斜視図ならび
に第１図のＡ−Ａ’縦断面図である。
この実施例では、可撓性の印刷配線板の中で２層に配線
されており、接触事故を起すことなく、必ず絶縁が保た
れ、更に多くのパッドを設けることができる。又、接続
配線相互間の関係位置も一定に保たれており、移動する
心配がないので、工Ｃの性能が変化するおそれがない。
更に、あらかじめ可撓性の印刷配線板を何層かに作って
おいて、−気にパッドとパッケージの端子に接続すれば
、パッド数に関係なく、１回の工程で接続可能になる。
以上の説明においては、例としてパッドを千鳥状に２列
に構成して、２層配線したものを使用するものとしたが
、これに限られることなく、パッドを千鳥状にしなくて
よいし、又、パッドが１列、３列、４列でもよい。又、
この可撓性の印刷配線板も２層に限られるものではなく
、３層、４層など更に多層にすること、あるいは単層の
印刷配線板を複数枚重ねて使用することによっても、同
様の効果が得られ、本発明の目的を達成することができ
る。
〔発明の効果〕
以上説明したように本発明の半導体集積回路装置は、可
撓性の印刷配線板を使用することで、接触不良は勿論、
パッド間隔の制約を受ける事なく、パッドを半導体チッ
プ上に構成できるため、多くのパッドを設けられ、更に
接続配線相互間の関係位置も一定になり、ＩＣの性能が
失われないなど、本発明の効果は著しいものである。
【図面の簡単な説明】
第１図は本発明の部分斜視図、第２図は第１図のＡ−Ａ
’縦面図、第３図は従来の半導体集積回路装置の外観斜
視図、第４図、第５図は接続部分上面図である。 １．１１．２１・・・・・・半導体チッソ、２，１２゜
２２・・・・・・パッド、３，１３．３３・・・・・・
アイランド、４．１４・・・・・・ボンディングワイヤ
ー　５．１５゜２５・・・・・・パッケージの端子、２
６・・・・・２層配線された可撓性の印刷配線板、２７
・・・・・・１層配線、２８・・・・・・２層配線。 代理人　弁理」＝　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. 半導体チップと外部接続用の端子を有し、前記半導体チ
    ップを内部に収容するパッケージとを含む半導体集積回
    路装置において、前記半導体チップの接続用パッドと前
    記パッケージの端子とは可撓性の印刷配線板で接続され
    ていること特徴とする半導体集積回路装置。
JP1010602A 1989-01-18 1989-01-18 半導体集積回路装置 Pending JPH02189944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1010602A JPH02189944A (ja) 1989-01-18 1989-01-18 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1010602A JPH02189944A (ja) 1989-01-18 1989-01-18 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH02189944A true JPH02189944A (ja) 1990-07-25

Family

ID=11754795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1010602A Pending JPH02189944A (ja) 1989-01-18 1989-01-18 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH02189944A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452755U (ja) * 1990-09-12 1992-05-06
US5977617A (en) * 1996-05-10 1999-11-02 Nec Corporation Semiconductor device having multilayer film carrier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452755U (ja) * 1990-09-12 1992-05-06
US5977617A (en) * 1996-05-10 1999-11-02 Nec Corporation Semiconductor device having multilayer film carrier

Similar Documents

Publication Publication Date Title
US6150729A (en) Routing density enhancement for semiconductor BGA packages and printed wiring boards
US8680691B2 (en) Semiconductor device having semiconductor member and mounting member
EP0226433B1 (en) High density printed wiring board
US6831233B2 (en) Chip package with degassing holes
US5650660A (en) Circuit pattern for a ball grid array integrated circuit package
US5399904A (en) Array type semiconductor device having insulating circuit board
US6603199B1 (en) Integrated circuit package having die with staggered bond pads and die pad assignment methodology for assembly of staggered die in single-tier ebga packages
JP3610262B2 (ja) 多層回路基板及び半導体装置
US5834849A (en) High density integrated circuit pad structures
JPH0576174B2 (ja)
JPH02189944A (ja) 半導体集積回路装置
JP2001319997A (ja) 半導体パッケージおよび半導体チップ
JPH09172105A (ja) 集積回路装置
JPS6150355A (ja) 半導体装置
JPH11297885A (ja) 多層回路基板
JP2003273286A (ja) 配線基板
JPS61240652A (ja) 半導体集積回路装置
JPS6047448A (ja) 半導体集積回路装置
JPH02280359A (ja) 半導体装置
KR101035592B1 (ko) 콘택홀 간을 연결하는 연결부와 비아홀 간을 연결하는연결부가 일직선 상에 배치된 반도체 소자
JP3950531B2 (ja) 半導体デバイス
JPH0645474A (ja) 半導体装置
JP4229086B2 (ja) 半導体装置
JPH08181250A (ja) 半導体パッケージ
JPH0234185B2 (ja)