JPH0219008A - マイクロ波トランジスタ - Google Patents
マイクロ波トランジスタInfo
- Publication number
- JPH0219008A JPH0219008A JP16960588A JP16960588A JPH0219008A JP H0219008 A JPH0219008 A JP H0219008A JP 16960588 A JP16960588 A JP 16960588A JP 16960588 A JP16960588 A JP 16960588A JP H0219008 A JPH0219008 A JP H0219008A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- matching circuit
- chip
- electrode
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
こノ発明に、マイクロ波帯で動作するトランジスタのチ
ップパターンに関するものである。
ップパターンに関するものである。
第４図は、従来のマイクロ波帯で動作するガリウム砒素
メタルセミコンダクタ電界効果トランジスタ（以下Ｇａ
Ａａ ＭＥＳ ＦＥＴと称す）チップのパターン図、第
５図は従来のＧｍＡ＠ＭＥＳ ＦＥＴを用いたマイクロ
波２段増幅器の一例を示すパターン図である（バイアス
回路パターンを省略しである）。
メタルセミコンダクタ電界効果トランジスタ（以下Ｇａ
Ａａ ＭＥＳ ＦＥＴと称す）チップのパターン図、第
５図は従来のＧｍＡ＠ＭＥＳ ＦＥＴを用いたマイクロ
波２段増幅器の一例を示すパターン図である（バイアス
回路パターンを省略しである）。
図において、 ｆｉｌ ｔ！ ＧａＡ−半導体で構成さ
れるＧａＡｓＭＥＳＦＢＴチップ本体、（２１はゲート
電極、（３）はドレイン電極、（４１はソース電極、（
５）はソース電極（４）を裏面のアース電極に接続する
ためのスルーホール、（６）は入力整合回路、（７）は
段間の整合回路、（８）は出力整合回路、（９）に１段
目のＧｍＡｓ ＭＥＳ ＦＥＴのドレイン電極と２段目
のＧａＡｓ ＦＥＴのゲート電極の６各に印加されるバ
イアス電圧を分離するＤＣカットコンデンサ、＋１０１
Ｈ金ワイヤ、 （ＩｌｌはＧａＡｓ ＭＥＳ ＦＥＴ
本体ｔｌ＋及び入力整合回路（６）２段関整合回路（７
）、出力整合回路（８）を接地するための接地基板であ
る。
れるＧａＡｓＭＥＳＦＢＴチップ本体、（２１はゲート
電極、（３）はドレイン電極、（４１はソース電極、（
５）はソース電極（４）を裏面のアース電極に接続する
ためのスルーホール、（６）は入力整合回路、（７）は
段間の整合回路、（８）は出力整合回路、（９）に１段
目のＧｍＡｓ ＭＥＳ ＦＥＴのドレイン電極と２段目
のＧａＡｓ ＦＥＴのゲート電極の６各に印加されるバ
イアス電圧を分離するＤＣカットコンデンサ、＋１０１
Ｈ金ワイヤ、 （ＩｌｌはＧａＡｓ ＭＥＳ ＦＥＴ
本体ｔｌ＋及び入力整合回路（６）２段関整合回路（７
）、出力整合回路（８）を接地するための接地基板であ
る。
なお、入力整合回路（６）９段間整合回路（７）、出力
整合回路（８）ハアルミナセラミック基板等の誘電体基
板上に、金等の導体をパターニングしたものである。
整合回路（８）ハアルミナセラミック基板等の誘電体基
板上に、金等の導体をパターニングしたものである。
次に動作について説明する。
第４図で示されるＧａＡｓ ＭＥＳ ＦＥＴチップ本体
ｆｉ＋では、ドレイン電極（３）とソース電極（４）と
の間に電流が流れ、ショットキバリア接合のゲート電極
（２）による空乏層て、この電流がコントロールされる
ので増幅作用が得られる。
ｆｉ＋では、ドレイン電極（３）とソース電極（４）と
の間に電流が流れ、ショットキバリア接合のゲート電極
（２）による空乏層て、この電流がコントロールされる
ので増幅作用が得られる。
ただし、ｑＩＪＡ図で示されるＧ５Ａ１ ＭＥＳ ＦＥ
Ｔでマイクロ波帯の増幅器を構成する場合、入力信号が
、ＧａＡ龜Ｍｇｓ ＦＥＴで反射されずに効率よく増幅
するためには整合回路が必要で、第５図に示すごとく入
力整合回路（６）１段間整合回路（７）、出力整合回路
＋８１ ｔｌ−設ける。
Ｔでマイクロ波帯の増幅器を構成する場合、入力信号が
、ＧａＡ龜Ｍｇｓ ＦＥＴで反射されずに効率よく増幅
するためには整合回路が必要で、第５図に示すごとく入
力整合回路（６）１段間整合回路（７）、出力整合回路
＋８１ ｔｌ−設ける。
〔発明が解決しようとするｌ！１６）
従来のマイクロ波帯で動作するＧａＡ魯ＭＥＳ ＦＥＴ
の利得は比較的小さいので、多くのＧｍＡｓ ＭＩＣ５
ＦＥＴを縦続接続して用いているが、各々のＧｍＡ＠Ｍ
ＥＳ ＦＥＴの入力部に整合回路が必要であるので、上
記増幅器の形状が大きくなるという欠点があった。また
、整合回路をパターニングした誘電体基板を多く用いる
ので、組立が複雑になり、かつ高価になるという問題点
があつ之。
の利得は比較的小さいので、多くのＧｍＡｓ ＭＩＣ５
ＦＥＴを縦続接続して用いているが、各々のＧｍＡ＠Ｍ
ＥＳ ＦＥＴの入力部に整合回路が必要であるので、上
記増幅器の形状が大きくなるという欠点があった。また
、整合回路をパターニングした誘電体基板を多く用いる
ので、組立が複雑になり、かつ高価になるという問題点
があつ之。
この発明は、上記のような問題点を解消するためになさ
れたもので、小型で組立が容易、かつ安価なマイクロ波
増幅器全構成できるマイクロ波トランジスタ？得ること
を目的とする。
れたもので、小型で組立が容易、かつ安価なマイクロ波
増幅器全構成できるマイクロ波トランジスタ？得ること
を目的とする。
この発明に係るマイクロ波トランジスタハ、１つのチッ
プに２つのトランジスタが構成され、１つのトランジス
タの入力電極と他のトランジスタの出力電極がチップの
同じ片側に配置されたものである。
プに２つのトランジスタが構成され、１つのトランジス
タの入力電極と他のトランジスタの出力電極がチップの
同じ片側に配置されたものである。
この発明におけるマイクロ波トランジスタでは、１つの
トランジスタの入力電極と別のトランジスタの出力電極
がチップの同じ片側に配置されているので、多段増幅器
の入出力整合回路及び段間の整合回路が２つの基板で構
成できる。
トランジスタの入力電極と別のトランジスタの出力電極
がチップの同じ片側に配置されているので、多段増幅器
の入出力整合回路及び段間の整合回路が２つの基板で構
成できる。
以下、この発明の一実施例全図について説明する。第１
図はマイクロ波帯で動作するＧａＡａ ＭＥＳＦＥＴチ
ップのパターン図、１ｆＪ２図は９Ｊ１図のＧａＡ ａ
ＭＥＳ ＦＥＴを用いたマイクロ波増幅器の他の実施例
を示すパターン図である。図において、 ｉｌｌ ｅ
ｔｉｔ〜Ｈｔｒｙ ｔｒｉ ４ ｌ＆及び第５図の従来
例に示し次ものと同等であるので説明の重複を避ける。
図はマイクロ波帯で動作するＧａＡａ ＭＥＳＦＥＴチ
ップのパターン図、１ｆＪ２図は９Ｊ１図のＧａＡ ａ
ＭＥＳ ＦＥＴを用いたマイクロ波増幅器の他の実施例
を示すパターン図である。図において、 ｉｌｌ ｅ
ｔｉｔ〜Ｈｔｒｙ ｔｒｉ ４ ｌ＆及び第５図の従来
例に示し次ものと同等であるので説明の重複を避ける。
０２１はこの発明のＧａＡｓ ＭＥＳ ＦＥＴチップ本
体であり、ＧａＡｓ ＭＥＳ ＦＥＴチップ本体（目に
はＪ＠１図の点線で囲んである２つのＧ５Ａｓ ＭＥＳ
ＦＥＴすなわち、ＦＥＴ−Ａ Ｃ１３１とＦＥＴ−８
０４が構成されている。また、ＧｓＡａ ＭＥＳ ＦＥ
Ｔチップ本体α２の各同じ側の端面には、ＦＥＴ−Ａ
Ｃ１３１のゲート電極（２人）とｐａｒ−ａ （１４１
のドレイン電極（３Ｂ）、及びＰＥＴ−Ｂ Ｑ４１のゲ
ート電極（２Ｂ）とＦＥＴ−ＡＱ国のドレイン電極（３
Ａ）が配置されている。彌は入出力整合回路であり、Ｆ
ＥＴ−Ａ 輪の人力整合回路（６１とＰＥＴ−Ｂ ０４
）の出力整合回路（８）が同一基板にパターニングされ
ている。（ｌｎｔｉインダクタンス、θ７）にコンデン
サである。
体であり、ＧａＡｓ ＭＥＳ ＦＥＴチップ本体（目に
はＪ＠１図の点線で囲んである２つのＧ５Ａｓ ＭＥＳ
ＦＥＴすなわち、ＦＥＴ−Ａ Ｃ１３１とＦＥＴ−８
０４が構成されている。また、ＧｓＡａ ＭＥＳ ＦＥ
Ｔチップ本体α２の各同じ側の端面には、ＦＥＴ−Ａ
Ｃ１３１のゲート電極（２人）とｐａｒ−ａ （１４１
のドレイン電極（３Ｂ）、及びＰＥＴ−Ｂ Ｑ４１のゲ
ート電極（２Ｂ）とＦＥＴ−ＡＱ国のドレイン電極（３
Ａ）が配置されている。彌は入出力整合回路であり、Ｆ
ＥＴ−Ａ 輪の人力整合回路（６１とＰＥＴ−Ｂ ０４
）の出力整合回路（８）が同一基板にパターニングされ
ている。（ｌｎｔｉインダクタンス、θ７）にコンデン
サである。
次に動作について説明する。
９ｆ；２図で示し比マイクロ波増幅器は、従来例の第５
図で示したマイクロ波増幅器と全く同じ構成（２つのＧ
５Ａｓ ＭＥ、Ｓ ＦＥＴと入出力整合回路パターン及
び股間整合回路パターン）となっていをので、従来と同
一の原理でマイクロ波信号を増幅することができる。た
だし、この発明のＧｓＡａ ＭＥＳ ＦＥＴケ用いたマ
イクロ波増幅器では、 １、入出力整合回路０５１のパターンが１つの基板上で
構成できる。
図で示したマイクロ波増幅器と全く同じ構成（２つのＧ
５Ａｓ ＭＥ、Ｓ ＦＥＴと入出力整合回路パターン及
び股間整合回路パターン）となっていをので、従来と同
一の原理でマイクロ波信号を増幅することができる。た
だし、この発明のＧｓＡａ ＭＥＳ ＦＥＴケ用いたマ
イクロ波増幅器では、 １、入出力整合回路０５１のパターンが１つの基板上で
構成できる。
２．１つのＧａＡａ ＭＥＳ ＦＥＴチップ本健ａ−に
２つのＭＥＳ ＦＥＴ スナわちＦＥＴ−Ａ Ｈ及びＦ
ＥＴ−Ｂ ０４） カ構成されているので、アセンブリ
が容易でかつ増幅器が小型化できる。
２つのＭＥＳ ＦＥＴ スナわちＦＥＴ−Ａ Ｈ及びＦ
ＥＴ−Ｂ ０４） カ構成されているので、アセンブリ
が容易でかつ増幅器が小型化できる。
という利点がある。
＠３図において、ＦＥＴ−ＢＯ２）のドレインを櫃（３
Ｂ）からＦＥＴ−Ａ （１３１のゲート電極（２Ａ）へ
の帰還回路を構成しており、Ｑ頓にインダクタ、ａ７）
はキャパシタである。帰還回路を付けることで、増幅器
の利得の平坦性の改善及び増幅帯域の拡大が可能である
が、この発明のＧａＡａ ＭＥＳ ＦＥＴ ｆ用いるこ
とで、整合回路基板を新たに追加することなく、パター
ンを変更することで帰還型マイクロ波増幅器が構成でき
る。
Ｂ）からＦＥＴ−Ａ （１３１のゲート電極（２Ａ）へ
の帰還回路を構成しており、Ｑ頓にインダクタ、ａ７）
はキャパシタである。帰還回路を付けることで、増幅器
の利得の平坦性の改善及び増幅帯域の拡大が可能である
が、この発明のＧａＡａ ＭＥＳ ＦＥＴ ｆ用いるこ
とで、整合回路基板を新たに追加することなく、パター
ンを変更することで帰還型マイクロ波増幅器が構成でき
る。
なお、上記実施例では、マイクロ波トランジスタとして
ＧａＡｓ ＭＥＳ ＦＥＴの場合について説明したが、
バイポーラ接合型トランジスタでもよい。また、上記実
施例では、２段トランジスタ増幅器について説明し念が
、３段、４段等の多段トランジスタ増幅器においても、
１つのチップの同じ片側にゲート電極及びドレイン電極
全交互にそれぞれ３個及び４個並べることで同様の効果
がある。
ＧａＡｓ ＭＥＳ ＦＥＴの場合について説明したが、
バイポーラ接合型トランジスタでもよい。また、上記実
施例では、２段トランジスタ増幅器について説明し念が
、３段、４段等の多段トランジスタ増幅器においても、
１つのチップの同じ片側にゲート電極及びドレイン電極
全交互にそれぞれ３個及び４個並べることで同様の効果
がある。
以上のようにこの発明によれば、１つのチップに２つの
トランジスタを構成し、チップの同じ片側ＶＣ１つのト
ランジスタの入力電極と、他のトランジスタの出力電極
とを配置したので、小型で組立の容易なマイクロ波増幅
器が得られる効果がある。
トランジスタを構成し、チップの同じ片側ＶＣ１つのト
ランジスタの入力電極と、他のトランジスタの出力電極
とを配置したので、小型で組立の容易なマイクロ波増幅
器が得られる効果がある。
Ｗｒ１図は、この発明の一実施例によるＧａＡ＠ＭＥＳ
ＦＥＴチップのパターン図、第２図はこの発明のＧｍＡ
ｓ ＭＥＳ ＦＥＴを用い九マイクロ波増幅器の一実施
例のパターン図、第３図はこの発明のＧａＡ＠ＭＥＳＦ
ＥＴＩ用い念マイクロ波増幅器の他の実施例のパターン
図、４ＰＪＡ図は従来のＧａＡｓ ＭＥＳ ＦＥＴチッ
プのパターン図、第５図は従来のＧａＡ＠ＭＥＳ ＦＥ
Ｔを用いたマイクロ波増幅器の一例を示すパターン図で
ある。 図において、（２ａ）（２ｂ） １１ゲート電極、（３
１）（３ｂ）はドレイン電極、（４）はソース電極、（
５）はスルーホール、（６）は入力整合回路、（７）は
股間整合回路、（８）は出力整合回路、＋９１ＨＤＣカ
ツトコンデンサ、ｔｌＯ＋は金ワイヤ、（１１）は接地
基板、αりはＧａＡａ ＭＥＳ ＦＥＴチップ本体、（
１３１ｉ ＦＥＴ−Ａ 、α４はＦＥＴ−Ｂ ％ｄ５１
ｆ’！入出力整合回路、ｏｍａインダクタ、（Ｉηにキ
ャパシタである。 なお、図中、同一符号に同一、又は相当部分？示す。
ＦＥＴチップのパターン図、第２図はこの発明のＧｍＡ
ｓ ＭＥＳ ＦＥＴを用い九マイクロ波増幅器の一実施
例のパターン図、第３図はこの発明のＧａＡ＠ＭＥＳＦ
ＥＴＩ用い念マイクロ波増幅器の他の実施例のパターン
図、４ＰＪＡ図は従来のＧａＡｓ ＭＥＳ ＦＥＴチッ
プのパターン図、第５図は従来のＧａＡ＠ＭＥＳ ＦＥ
Ｔを用いたマイクロ波増幅器の一例を示すパターン図で
ある。 図において、（２ａ）（２ｂ） １１ゲート電極、（３
１）（３ｂ）はドレイン電極、（４）はソース電極、（
５）はスルーホール、（６）は入力整合回路、（７）は
股間整合回路、（８）は出力整合回路、＋９１ＨＤＣカ
ツトコンデンサ、ｔｌＯ＋は金ワイヤ、（１１）は接地
基板、αりはＧａＡａ ＭＥＳ ＦＥＴチップ本体、（
１３１ｉ ＦＥＴ−Ａ 、α４はＦＥＴ−Ｂ ％ｄ５１
ｆ’！入出力整合回路、ｏｍａインダクタ、（Ｉηにキ
ャパシタである。 なお、図中、同一符号に同一、又は相当部分？示す。
Claims (1)
- １つのチップに、２つ以上のマイクロ波トランジスタを
形成し、チップの片側に１つのトランジスタの入力電極
と他のもう１つのトランジスタの出力電極を交互に配置
したことを特徴とするマイクロ波トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16960588A JPH0219008A (ja) | 1988-07-07 | 1988-07-07 | マイクロ波トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16960588A JPH0219008A (ja) | 1988-07-07 | 1988-07-07 | マイクロ波トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0219008A true JPH0219008A (ja) | 1990-01-23 |
Family
ID=15889595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16960588A Pending JPH0219008A (ja) | 1988-07-07 | 1988-07-07 | マイクロ波トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0219008A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11154837A (ja) * | 1997-09-18 | 1999-06-08 | Sanyo Electric Co Ltd | 半導体装置、半導体集積回路および高周波処理回路 |
| WO2005055418A1 (ja) * | 2003-12-05 | 2005-06-16 | Murata Manufacturing Co., Ltd. | 高周波増幅器及び高周波無線通信装置 |
| JP2008228347A (ja) * | 2008-05-26 | 2008-09-25 | Renesas Technology Corp | 高周波電力増幅器モジュール |
| JP2011066380A (ja) * | 2009-08-21 | 2011-03-31 | Toshiba Corp | マルチチップモジュール構造を有する高周波回路 |
-
1988
- 1988-07-07 JP JP16960588A patent/JPH0219008A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11154837A (ja) * | 1997-09-18 | 1999-06-08 | Sanyo Electric Co Ltd | 半導体装置、半導体集積回路および高周波処理回路 |
| WO2005055418A1 (ja) * | 2003-12-05 | 2005-06-16 | Murata Manufacturing Co., Ltd. | 高周波増幅器及び高周波無線通信装置 |
| GB2423417A (en) * | 2003-12-05 | 2006-08-23 | Murata Manufacturing Co | High-Frequency Amplifier And High-Frequency Radio Communication Device |
| GB2423417B (en) * | 2003-12-05 | 2007-10-10 | Murata Manufacturing Co | High-Frequency Amplifier And High-Frequency Radio Communication Device |
| JP2008228347A (ja) * | 2008-05-26 | 2008-09-25 | Renesas Technology Corp | 高周波電力増幅器モジュール |
| JP2011066380A (ja) * | 2009-08-21 | 2011-03-31 | Toshiba Corp | マルチチップモジュール構造を有する高周波回路 |
| US8345434B2 (en) | 2009-08-21 | 2013-01-01 | Kabushiki Kaisha Toshiba | High frequency circuit having multi-chip module structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1405403B1 (en) | Self-biased cascode rf power amplifier in sub-micron | |
| TWI225729B (en) | Improved variable gain amplifier | |
| US5514992A (en) | Low-distortion cascode circuit | |
| US6768381B2 (en) | Semiconductor power amplifier and multistage monolithic integrated circuit | |
| JPH0219008A (ja) | マイクロ波トランジスタ | |
| US7109795B2 (en) | Amplifier-mixer device | |
| Kobayashi et al. | A novel monolithic LNA integrating a common-source HEMT with an HBT Darlington amplifier | |
| DE60207247D1 (de) | Mmic-treiberverstärker mit zickzack-hf-signalfluss | |
| US7368996B2 (en) | High frequency power amplifier | |
| JPH02265309A (ja) | マイクロ波多段増幅器 | |
| JPH0669731A (ja) | 低歪半導体増幅器 | |
| JP2701572B2 (ja) | 低雑音増幅器 | |
| JP2594624B2 (ja) | 分布型増幅器 | |
| JPH0562844B2 (ja) | ||
| JP2002171139A (ja) | 高周波増幅器 | |
| JPH07321130A (ja) | 半導体装置 | |
| JP2536121B2 (ja) | マイクロ波モノリシック集積化回路 | |
| JPH06120414A (ja) | マイクロ波集積回路素子 | |
| JPS63224508A (ja) | モノリシツクマイクロ波集積回路多段増幅器 | |
| JPH10256490A (ja) | 半導体集積回路 | |
| JP2972376B2 (ja) | マイクロ波モノリシック多段電力増幅ｉｃ | |
| JPS611104A (ja) | モノリシツク集積回路多段増幅器 | |
| JPH01183905A (ja) | 差動増幅回路 | |
| JPS61101122A (ja) | 回線切替器 | |
| JPS63185207A (ja) | Ｆｅｔ多段増幅器 |