JPH02192111A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02192111A JPH02192111A JP1012602A JP1260289A JPH02192111A JP H02192111 A JPH02192111 A JP H02192111A JP 1012602 A JP1012602 A JP 1012602A JP 1260289 A JP1260289 A JP 1260289A JP H02192111 A JPH02192111 A JP H02192111A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- resist
- chip region
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は半導体装置の製造方法、特にフォトリソグラフ
ィー技術によるレジストパターンの形成方法に関し。
ィー技術によるレジストパターンの形成方法に関し。
スクライブライン領域の露光量をチップ領域の露光量に
対して増大させることを目的としてスクライブラインを
有する半導体基板上にレジスト膜を形成し、光を遮蔽す
る所望のパターン膜と対応するスクライブライン領域を
除いて、対応するチップ領域上に設けられた光を吸収す
る被膜を有するフォトマスクによって、前記レジスト膜
を露光することにより構成する。
対して増大させることを目的としてスクライブラインを
有する半導体基板上にレジスト膜を形成し、光を遮蔽す
る所望のパターン膜と対応するスクライブライン領域を
除いて、対応するチップ領域上に設けられた光を吸収す
る被膜を有するフォトマスクによって、前記レジスト膜
を露光することにより構成する。
本発明は半導体装置の製造方法、特にフォトリソグラフ
ィー技術によるレジストパターンの形成方法に関する。
ィー技術によるレジストパターンの形成方法に関する。
近年、半導体集積回路の多層配線は、集積度のアップに
伴い、２層から３層配線へと移りつつある。
伴い、２層から３層配線へと移りつつある。
このため、チップ領域とスクライブライン領域での段差
が大きくなり、フォトリソグラフィー技術においてチッ
プ領域とスクライブライン領域でのレジストの厚さに大
きな差が生じることにより。
が大きくなり、フォトリソグラフィー技術においてチッ
プ領域とスクライブライン領域でのレジストの厚さに大
きな差が生じることにより。
適正なレジストパターンを得るのが難しくなってきてい
る。
る。
このため、フォトリソグラフィ工程において。
チップ領域とスクライブライン領域でのレジストの厚さ
に対応して、適正な露光を行うためにはスクライブライ
ン領域の露光量をチップ領域より増大させる必要がある
。
に対応して、適正な露光を行うためにはスクライブライ
ン領域の露光量をチップ領域より増大させる必要がある
。
第６図は従来例の説明図である。
図において、１４はシリコン（Ｓｔ）基板、１５は二酸
化シリコン（ＳｉＯｚ）膜、１６は第１層のアルミニウ
ム（Ａ ｎ ）配線膜、１７は燐珪酸ガラス（ＰＳＧ）
膜、１８は第２層のへ！配線膜、１９はレジストである
。
化シリコン（ＳｉＯｚ）膜、１６は第１層のアルミニウ
ム（Ａ ｎ ）配線膜、１７は燐珪酸ガラス（ＰＳＧ）
膜、１８は第２層のへ！配線膜、１９はレジストである
。
従来の技術においては、第６図に示すように。
２層配線をパターニングする工程を例にして説明する。
Ｓｉ基板１４上の５ｉｎ２膜１５に第１層のＡ！配線膜
１６を形成した後１眉間絶縁膜としてＰＳＧ膜１７を被
覆する。
１６を形成した後１眉間絶縁膜としてＰＳＧ膜１７を被
覆する。
つぎに第２層の１配線膜１８を全面に被覆したのちフォ
トリソグラフィでＡＩ！、配線膜１８をパターニングす
るが、この際に、チップ領域とスクライブライン領域と
の境界では、第２層の＾２配線膜１８とＰＳＧ膜１７並
びに５ｉｎ２膜１５の二層の膜の段差により、第２層の
Ａ！膜１８上のレジスト１９の厚さに大きな差が生じる
。
トリソグラフィでＡＩ！、配線膜１８をパターニングす
るが、この際に、チップ領域とスクライブライン領域と
の境界では、第２層の＾２配線膜１８とＰＳＧ膜１７並
びに５ｉｎ２膜１５の二層の膜の段差により、第２層の
Ａ！膜１８上のレジスト１９の厚さに大きな差が生じる
。
レジスト１９は塗布した時に液状のため、下地に段差が
あってもほぼ平坦になる傾向に塗布されるが、このため
、レジスト露光時には、レジスト１９の一番厚いスクラ
イブライン領域が感光するように露光を行うため、チッ
プ領域は露光がオーバーとなり、チップ領域の配線を形
成するレジスト１９か細くなってしまい、適正な寸法パ
ターンでの形成ができなくなる。
あってもほぼ平坦になる傾向に塗布されるが、このため
、レジスト露光時には、レジスト１９の一番厚いスクラ
イブライン領域が感光するように露光を行うため、チッ
プ領域は露光がオーバーとなり、チップ領域の配線を形
成するレジスト１９か細くなってしまい、適正な寸法パ
ターンでの形成ができなくなる。
第２層のＡＪ２配線膜形成工程において、スクライブラ
インに段差が生じるのは、多層工程の第１層の７／２配
線膜１６と眉間絶縁膜のＰＳＧ膜１７をエツチングする
ためであり、仮にエツチングしないでスクライブライン
にＡ１やＰＳＧ膜を残すとスクライブ時に次のような問
題が生じる。
インに段差が生じるのは、多層工程の第１層の７／２配
線膜１６と眉間絶縁膜のＰＳＧ膜１７をエツチングする
ためであり、仮にエツチングしないでスクライブライン
にＡ１やＰＳＧ膜を残すとスクライブ時に次のような問
題が生じる。
即ち、 ｌを残すと、スクライブ時に、 Ａｌ１が
チップ上に飛び散り、ボンディング不良や短絡不良を生
ずる。
チップ上に飛び散り、ボンディング不良や短絡不良を生
ずる。
又、 ＰＳＧ膜を残した場合には、スクライブの際にク
ランクが入ってしまい、耐湿性に問題を生ずる。
ランクが入ってしまい、耐湿性に問題を生ずる。
このため、従来の方法では、配線の細くなるのに対処し
て、あらかじめレチクルやマスクを設計する時点でパタ
ーン幅を太めにシフトする等の方法がとられていた。
て、あらかじめレチクルやマスクを設計する時点でパタ
ーン幅を太めにシフトする等の方法がとられていた。
従って、上記に述べたように、露光がオーバーになると
、レジストパターンが全体的に細くなってしまうが、更
に、第７図に示すように、第１雇Ａｊ２配線膜２２にＰ
ＳＧ膜２３を被せ、第２雇Ａｊ２配線膜２４を全面に形
成して、その上にレジスト１９を塗布、乾燥し、２層目
のへ！配線膜１８のパターニングをすると、第１雇Ａｊ
２配線膜２２のエツジの位置で、１層目のＡ！配線膜２
２の段差により、第２層へ！配線膜２４が凹んで、凹面
に当たった入射光がＡ Ｉｔ ｌ］Ｉのハレーションに
よって局部的にレジストパターンをより細くしてしまう
現象が起こる。
、レジストパターンが全体的に細くなってしまうが、更
に、第７図に示すように、第１雇Ａｊ２配線膜２２にＰ
ＳＧ膜２３を被せ、第２雇Ａｊ２配線膜２４を全面に形
成して、その上にレジスト１９を塗布、乾燥し、２層目
のへ！配線膜１８のパターニングをすると、第１雇Ａｊ
２配線膜２２のエツジの位置で、１層目のＡ！配線膜２
２の段差により、第２層へ！配線膜２４が凹んで、凹面
に当たった入射光がＡ Ｉｔ ｌ］Ｉのハレーションに
よって局部的にレジストパターンをより細くしてしまう
現象が起こる。
本発明は、チップ領域が露光オーバーとなり。
配線パターンが細くなってしまうことを防止するため、
各領域に適正量の露光をほどこす方法を提起することを
目的とする。
各領域に適正量の露光をほどこす方法を提起することを
目的とする。
第１図は９本発明の原理説明図である。
図において、１はレチクル又はフォトマスクのガラス基
板、２は減光フィルターである。
板、２は減光フィルターである。
第１図に示すように、半導体集積回路製造用のレチクル
又はフォトマスクのガラス基板１のパターン面に、スク
ライブライン領域を除いて、チ、７ブ領域のみに、光の
透過率を下げる減光フィルター２を形成する。
又はフォトマスクのガラス基板１のパターン面に、スク
ライブライン領域を除いて、チ、７ブ領域のみに、光の
透過率を下げる減光フィルター２を形成する。
即ち、ガラス基板１のチップ領域上に光の透過率をさげ
る金属或いは金属酸化膜の薄い膜を蒸着或いはスパッタ
法で形成したり２色ガラスをコーティングしたりして、
減光フィルター２の膜を作成し、フォトリソグラフィに
より、バターニングして、チップ領域上に減光フィルタ
ー２のパターンを形成する。
る金属或いは金属酸化膜の薄い膜を蒸着或いはスパッタ
法で形成したり２色ガラスをコーティングしたりして、
減光フィルター２の膜を作成し、フォトリソグラフィに
より、バターニングして、チップ領域上に減光フィルタ
ー２のパターンを形成する。
そして、入射する光の強度を下げて、スクライブライン
領域に適正な露光を行ったとき、チップ領域が露光オー
バーにならないようにする。
領域に適正な露光を行ったとき、チップ領域が露光オー
バーにならないようにする。
チップ領域に減光フィルターを形成することにより、ス
クライブライン領域とチップ領域との間に生じたレジス
トの厚さの違いによる露光量の違いをなくして、適正な
露光ができる。
クライブライン領域とチップ領域との間に生じたレジス
トの厚さの違いによる露光量の違いをなくして、適正な
露光ができる。
又、縮小露光装置を用いて露光を行う場合に。
露光装置で使用している光の波長のみ通すナローバンド
パスフィルターを用いれば、縮小レンズの色収差を少な
くすることが出来、解像力のアップが期待出来る。
パスフィルターを用いれば、縮小レンズの色収差を少な
くすることが出来、解像力のアップが期待出来る。
第２図にチップ領域とスクライブライン領域のレジスト
の厚さ、第３図に減光フィルター使用時の光の強度変化
、第４図にクロム（Ｃｒ）の膜厚と光の透過率の関係、
第５図に本発明の一実施例の模式断面図を示す。
の厚さ、第３図に減光フィルター使用時の光の強度変化
、第４図にクロム（Ｃｒ）の膜厚と光の透過率の関係、
第５図に本発明の一実施例の模式断面図を示す。
図において、３はＳｉ基板、４はＰＳＧ膜及びＳｉＯ□
膜、５はＡｆｆｉ配線膜、６はレジスト、７はレチクル
、８はＣｒマスクパターン、９は光を吸収する被膜とし
てのＣｒ膜、１０はＳｉ基板、１１は５ｉ０２膜、１２
はへ２膜、１３はレジストである。
膜、５はＡｆｆｉ配線膜、６はレジスト、７はレチクル
、８はＣｒマスクパターン、９は光を吸収する被膜とし
てのＣｒ膜、１０はＳｉ基板、１１は５ｉ０２膜、１２
はへ２膜、１３はレジストである。
実施例は、縮小投影露光装置に４チツプレチクルを用い
た場合について説明する。
た場合について説明する。
４チツプレチクルとしたのは、■チップレチクルの場合
、ステップして露光する際にスクライブライン領域がオ
ーバーラツプして露光されるため二重露光となって、膜
の厚さに適した露光となり本発明の効果が発揮されない
ためである。
、ステップして露光する際にスクライブライン領域がオ
ーバーラツプして露光されるため二重露光となって、膜
の厚さに適した露光となり本発明の効果が発揮されない
ためである。
第２図に示すように、 Ｓｉ基板３上のＰＳＧ膜４及び
Ａ、１配線膜５の段差によるレジストの厚さの違いを比
較した場合に、チップ領域でのレジストの厚さａがスク
ライブライン領域でのレジストの厚さｂの１／２になる
場合には、減光フィルターによる減光量が５０χになる
減光フィルターを必要とする。
Ａ、１配線膜５の段差によるレジストの厚さの違いを比
較した場合に、チップ領域でのレジストの厚さａがスク
ライブライン領域でのレジストの厚さｂの１／２になる
場合には、減光フィルターによる減光量が５０χになる
減光フィルターを必要とする。
第３図に減光フィルター使用時の光の強度変化の一例を
示す。
示す。
Ｃｒ膜を減光フィルターとして利用した場合に。
Ｃｒの光の透過率は第４図に示すように、 Ｇｒの厚さ
が２００人で１００％カットでき、 Ｃｒが１００人の
厚さで５０％に減らすことができるため、減光フィルタ
ーとして必要なＣｒの膜の厚さは１００人である。
が２００人で１００％カットでき、 Ｃｒが１００人の
厚さで５０％に減らすことができるため、減光フィルタ
ーとして必要なＣｒの膜の厚さは１００人である。
第５図に示すように、レチクル７のＣｒマスクパターン
８面上にスパッタ法により純Ｃｒ膜９を真空度５ｘｌＯ
−３Ｔｏｒｒ、加速電圧２００■の条件により、 Ａｒ
ガス雰囲気中で１００人の厚さで被覆する。
８面上にスパッタ法により純Ｃｒ膜９を真空度５ｘｌＯ
−３Ｔｏｒｒ、加速電圧２００■の条件により、 Ａｒ
ガス雰囲気中で１００人の厚さで被覆する。
次に、フォトリソグラフィにより、チップ領域を除いて
このＣｒ膜９をエツチングにより除去する。
このＣｒ膜９をエツチングにより除去する。
このチップ領域に減光フィルターとしてのＣｒ膜９を形
成したレチクル７を縮小投影露光装置に装着し、Ｓｉ基
板１０上のレジス目３にレチクルパターンを投影露光し
、 Ｓｔ基板１０全面に適正露光のｌ配線膜１２のバタ
ーニングのためのレジスト１３のパターンを得ることが
できた。
成したレチクル７を縮小投影露光装置に装着し、Ｓｉ基
板１０上のレジス目３にレチクルパターンを投影露光し
、 Ｓｔ基板１０全面に適正露光のｌ配線膜１２のバタ
ーニングのためのレジスト１３のパターンを得ることが
できた。
尚、レチクル上の減光フィルターのチップ領域パターン
は数ｍｍ角と大きく、パターン寸法の許容誤差も大きい
ので、ガラス面に着色したＳＯＧを塗布して、焼成後ス
クライブライン領域をエツチングで除去したり、アート
ワーク用の色フィルムを貼り付ける方法も可能である。
は数ｍｍ角と大きく、パターン寸法の許容誤差も大きい
ので、ガラス面に着色したＳＯＧを塗布して、焼成後ス
クライブライン領域をエツチングで除去したり、アート
ワーク用の色フィルムを貼り付ける方法も可能である。
従来は、レチクル及びフォトマスクにｉ配線パターンが
細くなるのを見込んでパターン寸法に補正を加えていた
が、今後、より微細化が進むにつれて、補正するのは不
可能となり１本発明が一層の効果を発揮する。
細くなるのを見込んでパターン寸法に補正を加えていた
が、今後、より微細化が進むにつれて、補正するのは不
可能となり１本発明が一層の効果を発揮する。
又、縮小露光装置を用いる場合においては、ナローバン
ドパスフィルターを利用して２色収差を少なくし解像力
を向上させることもできる。
ドパスフィルターを利用して２色収差を少なくし解像力
を向上させることもできる。
第１図は本発明の原理説明図。
第２図はチップ領域とスクライブライン領域のレジスト
の厚さ。 第３図は減光フィルター使用時の光の強度変化。 第４図はＣｒの膜厚と光の透過率の関係。 第５図は本発明の一実施例の模式断面図。 第６図は従来例のスクライブライン領域の模式第７図は
従来例の第１層へ〇配線膜エツジによる第２層１配線層
パターンの影響を示す模式断面図及び平面図である。 図において。 １はガラス基板、 ２は減光フィルター３はＳｉ基
板、 ４はＰＳＧ膜及び５ｉＯ７膜。 ５はへ！配線膜、 ６はレジスト。 ７はレチクル ８はＣｒマスクパターン。 ９はＣｒ膜、１０はＳｉ基板。 １１は５ｉ０２膜、１２はＡＩ！、配線膜。 １３はレジスト −９ｃ姐翅 ρＣ顧情針 わＶ東ぞ”ａｃｙ＞）浜１ノロＭ６ゴ岑団起エッレ゛１
こ「ろ％２Ａ１４１役〉γ沖粉３」杉」ｇΣ才１Ｔ澹式
ｔｉ面図乃び゛千両い拳 ７ い
の厚さ。 第３図は減光フィルター使用時の光の強度変化。 第４図はＣｒの膜厚と光の透過率の関係。 第５図は本発明の一実施例の模式断面図。 第６図は従来例のスクライブライン領域の模式第７図は
従来例の第１層へ〇配線膜エツジによる第２層１配線層
パターンの影響を示す模式断面図及び平面図である。 図において。 １はガラス基板、 ２は減光フィルター３はＳｉ基
板、 ４はＰＳＧ膜及び５ｉＯ７膜。 ５はへ！配線膜、 ６はレジスト。 ７はレチクル ８はＣｒマスクパターン。 ９はＣｒ膜、１０はＳｉ基板。 １１は５ｉ０２膜、１２はＡＩ！、配線膜。 １３はレジスト −９ｃ姐翅 ρＣ顧情針 わＶ東ぞ”ａｃｙ＞）浜１ノロＭ６ゴ岑団起エッレ゛１
こ「ろ％２Ａ１４１役〉γ沖粉３」杉」ｇΣ才１Ｔ澹式
ｔｉ面図乃び゛千両い拳 ７ い
Claims (1)
- スクライブラインを有する半導体基板上にレジスト膜を
形成し、光を遮蔽する所望のパターン膜と対応するスク
ライブライン領域を除いて、対応するチップ領域上に設
けられた光を吸収する被膜を有するフォトマスクによっ
て、前記レジスト膜を露光することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1012602A JPH02192111A (ja) | 1989-01-19 | 1989-01-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1012602A JPH02192111A (ja) | 1989-01-19 | 1989-01-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02192111A true JPH02192111A (ja) | 1990-07-27 |
Family
ID=11809899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1012602A Pending JPH02192111A (ja) | 1989-01-19 | 1989-01-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02192111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012767A (ja) * | 2003-05-27 | 2005-01-13 | Citizen Watch Co Ltd | 水晶振動子の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01257948A (ja) * | 1988-04-08 | 1989-10-16 | Nec Corp | 半導体集積回路用ホトマスク |
-
1989
- 1989-01-19 JP JP1012602A patent/JPH02192111A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01257948A (ja) * | 1988-04-08 | 1989-10-16 | Nec Corp | 半導体集積回路用ホトマスク |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012767A (ja) * | 2003-05-27 | 2005-01-13 | Citizen Watch Co Ltd | 水晶振動子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562522B1 (en) | Photomasking | |
| US6599666B2 (en) | Multi-layer, attenuated phase-shifting mask | |
| US5780187A (en) | Repair of reflective photomask used in semiconductor process | |
| JP2581902B2 (ja) | パターン重ね合せ精度測定マークの製造法 | |
| JPH075675A (ja) | マスク及びその製造方法 | |
| JP3912949B2 (ja) | フォトマスクの形成方法及び半導体装置の製造方法 | |
| JPH02192111A (ja) | 半導体装置の製造方法 | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JPH02267929A (ja) | レジストパターン露光方法 | |
| JPH08248618A (ja) | レチクル | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JPH05142750A (ja) | フオトマスクおよびその製造方法 | |
| KR0138279B1 (ko) | 노광방법 및 이에 사용되는 마스크 | |
| JPH08272072A (ja) | 位相シフトマスクの製造方法 | |
| JP3238921B2 (ja) | 半導体装置の製造方法 | |
| JPS636557A (ja) | 微細パタ−ン形成方法 | |
| JPH09213609A (ja) | 半導体装置の製造方法 | |
| JPH03261129A (ja) | 半導体装置の製造方法 | |
| KR970009821B1 (ko) | 반도체소자의 제조방법 | |
| JP2791757B2 (ja) | 半導体マスク及びその製造方法 | |
| JPH08181059A (ja) | 半導体装置の製造方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 | |
| JPS6188525A (ja) | 集積回路の製造方法 |