JPH02192124A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JPH02192124A JPH02192124A JP1011204A JP1120489A JPH02192124A JP H02192124 A JPH02192124 A JP H02192124A JP 1011204 A JP1011204 A JP 1011204A JP 1120489 A JP1120489 A JP 1120489A JP H02192124 A JPH02192124 A JP H02192124A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- emitter
- electrode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract 2
- 239000012535 impurity Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラトランジスタに関し、特にアーり電
圧の高いバイポーラトランジスタに関する。
圧の高いバイポーラトランジスタに関する。
従来のバイポーラトランジスタについて、ＰＮＰトラン
ジスタを例にとって説明する。
ジスタを例にとって説明する。
第３図は従来の横型バイポーラトランジスタの一例の断
面図である。
面図である。
Ｎ型シリコン基板１にＰ型コレクタ領域４、Ｐ型エミッ
タ領域５、Ｎ型ベースコンタクト領域３が形成され、コ
レクタ領域４を囲んでＮ型拡散層１２が形成されている
。
タ領域５、Ｎ型ベースコンタクト領域３が形成され、コ
レクタ領域４を囲んでＮ型拡散層１２が形成されている
。
一般に、横型トランジスタは、コレクタ領域に比べて、
基板の不純物濃度が低いため、コレクタ・エミッタ間の
電圧が高くなると、ベース領域に生じる空乏層が大きく
拡がり、実効ベース幅が狭くなってコレクタ電流が著し
く増加する。すなわち、コレクタ電流のコレクタ・エミ
ッタ間電圧依存性が大きくなり、いわゆるアーり電圧が
低下する。
基板の不純物濃度が低いため、コレクタ・エミッタ間の
電圧が高くなると、ベース領域に生じる空乏層が大きく
拡がり、実効ベース幅が狭くなってコレクタ電流が著し
く増加する。すなわち、コレクタ電流のコレクタ・エミ
ッタ間電圧依存性が大きくなり、いわゆるアーり電圧が
低下する。
従来技術では、コレクタ領域４を囲んで不純物濃度の高
いＮ型拡散層１２を形成することによリ、コレクタ・エ
ミッタ間の電圧が高くなってもＮ型拡散層１２の不純物
濃度が高いために空乏層の拡がりは抑えられていた。
いＮ型拡散層１２を形成することによリ、コレクタ・エ
ミッタ間の電圧が高くなってもＮ型拡散層１２の不純物
濃度が高いために空乏層の拡がりは抑えられていた。
上述した従来のバイポーラトランジスタは、コレクタ領
域４を囲むＮ型拡散層１２を形成するために、Ｎ型ベー
スコンタクト領域３を形成する工程以外に、余分にＮ型
不純物の拡散工程が必要になり、製造工程が複雑になる
という欠点がある。
域４を囲むＮ型拡散層１２を形成するために、Ｎ型ベー
スコンタクト領域３を形成する工程以外に、余分にＮ型
不純物の拡散工程が必要になり、製造工程が複雑になる
という欠点がある。
また、Ｎ型拡散層１２の不純物濃度が高いためにコレク
タ・ベース間の耐電圧が低下するという欠点もある。
タ・ベース間の耐電圧が低下するという欠点もある。
本発明は、半導体基板に設けられた一導電型コレクタ領
域と逆導電型ベース領域と一導電型エミッタ領域を有す
るバイポーラトランジスタにおいて、前記エミッタ領域
の隣りに間隔をおいて設けられかつ配線によりベース電
極に接続される一導電型拡散層と、前記一導電型拡散層
と前記エミッタ領域との間の領域を絶縁膜を介して覆い
かつ配線によりコレクタ電極に接続する付加の電極とを
設けたことを特徴とする。
域と逆導電型ベース領域と一導電型エミッタ領域を有す
るバイポーラトランジスタにおいて、前記エミッタ領域
の隣りに間隔をおいて設けられかつ配線によりベース電
極に接続される一導電型拡散層と、前記一導電型拡散層
と前記エミッタ領域との間の領域を絶縁膜を介して覆い
かつ配線によりコレクタ電極に接続する付加の電極とを
設けたことを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ＞、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図である。
及びＡ−Ａ’線断面図である。
第１の実施例では、横型のＰＮＰ）ランジスタの例につ
いて説明する。
いて説明する。
Ｎ型シリコン基板１にＰ型コレクタ領域４、Ｐ型エミッ
タ領域５、Ｎ＋型ベースコンタクト領域３、Ｐ型拡散層
６を設け、酸化膜２の開口部を介して上記各領域と抵抗
接触するコレクタ電極７、エミッタ電極９、ベース電極
８を設ける。Ｐ型拡散層６はベース電極８に接続する。
タ領域５、Ｎ＋型ベースコンタクト領域３、Ｐ型拡散層
６を設け、酸化膜２の開口部を介して上記各領域と抵抗
接触するコレクタ電極７、エミッタ電極９、ベース電極
８を設ける。Ｐ型拡散層６はベース電極８に接続する。
抵抗接触している。さらにエミッタ領域５とＰ型拡散層
６の間の領域を酸化膜２を介して覆ってゲート電極１０
を設ける。ゲート電極１０は配線１１によってコレクタ
電極７に接続する。
６の間の領域を酸化膜２を介して覆ってゲート電極１０
を設ける。ゲート電極１０は配線１１によってコレクタ
電極７に接続する。
次に、本実施例の動作について説明する。
通常の能動領域で動作中のときは、コレクタ電極７に接
続されているゲート電極１０はエミッタ電極９に対して
負電位になっているため、ゲート電極１０直下の酸化膜
２とシリコ基板１との界面に反転層が生じる。この反転
層を通ってベース電流の一部がＰ型拡散層６からエミッ
タ領域５へと流れる。コレクタ・エミッタ間電圧が上昇
するとゲート電極１０の電位は下降するため、上記反転
層の導電率が上がり、Ｐ型拡散層６からエミッタ領域５
へ流れる電流が増加する。すなわち、エミッタ領域５か
らコレクタ領域４へ到達する電流がコレクタの電位によ
って制御されることになる。
続されているゲート電極１０はエミッタ電極９に対して
負電位になっているため、ゲート電極１０直下の酸化膜
２とシリコ基板１との界面に反転層が生じる。この反転
層を通ってベース電流の一部がＰ型拡散層６からエミッ
タ領域５へと流れる。コレクタ・エミッタ間電圧が上昇
するとゲート電極１０の電位は下降するため、上記反転
層の導電率が上がり、Ｐ型拡散層６からエミッタ領域５
へ流れる電流が増加する。すなわち、エミッタ領域５か
らコレクタ領域４へ到達する電流がコレクタの電位によ
って制御されることになる。
従って、ゲート電極１０の直下の酸化膜２の厚さとゲー
ト電極１０の面積とを適当に選ぶことによってコレクタ
・エミッタ間電圧が大きく変化してもコレクタ電流の変
化を少くすることができる。
ト電極１０の面積とを適当に選ぶことによってコレクタ
・エミッタ間電圧が大きく変化してもコレクタ電流の変
化を少くすることができる。
第２図（ａ）、（ｂ）は本発明の第２の実施例の平面図
及びＢ−Ｂ’線断面図である。
及びＢ−Ｂ’線断面図である。
第２の実施例は縦型ＮＰＮ）ランジスタの例である。
Ｎ型シリコン基板１にＮ型コレクタ領域１４、Ｎ型エミ
ッタ領域１５、Ｐ型ベース領域１３、Ｎ型拡散層１６を
設け、酸化膜２の開口部を介して上記各領域と抵抗接触
するコレクタ電極７、エミッタ電極９、ベース電極８を
それぞれ設ける。Ｎ型拡散層１６はベース電極８に接続
する。拡散層１６との間の領域を酸化膜°２を介してさ
らに、エミッタ領域１５とＮ型を覆ってゲート電極１０
を設け、ゲート電極１０を配線１１によってコレクタ電
極７に接続する。
ッタ領域１５、Ｐ型ベース領域１３、Ｎ型拡散層１６を
設け、酸化膜２の開口部を介して上記各領域と抵抗接触
するコレクタ電極７、エミッタ電極９、ベース電極８を
それぞれ設ける。Ｎ型拡散層１６はベース電極８に接続
する。拡散層１６との間の領域を酸化膜°２を介してさ
らに、エミッタ領域１５とＮ型を覆ってゲート電極１０
を設け、ゲート電極１０を配線１１によってコレクタ電
極７に接続する。
次に本実施例の動作について説明する。
本実施例はＮＰＮ）ランジスタであるため、能動領域で
動作中のときは、ゲート電極１０はエミッタ電極９に対
して正電位になっており、ゲート電極１０の直下の酸化
膜２とベース領域１３の界面には反転層が生じる。この
反転層を通ってベース電流の一部がＮ型拡散層１６から
エミッタ領域５へと流れる。第１の実施例と同様に、ゲ
ート電極１０の直下の酸化膜２の厚さと、ゲート電極１
０の面積とを適当に選ぶことによってコレクタ・エミッ
タ間電圧が大きく変化してもコレクタ電流の変化を少く
することができる。
動作中のときは、ゲート電極１０はエミッタ電極９に対
して正電位になっており、ゲート電極１０の直下の酸化
膜２とベース領域１３の界面には反転層が生じる。この
反転層を通ってベース電流の一部がＮ型拡散層１６から
エミッタ領域５へと流れる。第１の実施例と同様に、ゲ
ート電極１０の直下の酸化膜２の厚さと、ゲート電極１
０の面積とを適当に選ぶことによってコレクタ・エミッ
タ間電圧が大きく変化してもコレクタ電流の変化を少く
することができる。
以上説明したように、本発明は、コレクタ・エミッタ間
電圧によってベース電流の有効量を変化させることによ
りコレクタ電流を一定に保ち、アーり電圧を高くするこ
とができるという効果を有する。
電圧によってベース電流の有効量を変化させることによ
りコレクタ電流を一定に保ち、アーり電圧を高くするこ
とができるという効果を有する。
１３・・・Ｐ型ベース領域、１４・・・Ｎ型コレクタ領
域、１５・・・Ｎ型エミッタ領域、１６・・・Ｎ型拡散
層。
域、１５・・・Ｎ型エミッタ領域、１６・・・Ｎ型拡散
層。
Claims (1)
- 半導体基板に設けられた一導電型コレクタ領域と逆導電
型ベース領域と一導電型エミッタ領域を有するバイポー
ラトランジスタにおいて、前記エミッタ領域の隣りに間
隔をおいて設けられかつ配線によりベース電極に接続さ
れる一導電型拡散層と、前記一導電型拡散層と前記エミ
ッタ領域との間の領域を絶縁膜を介して覆いかつ配線に
よりコレクタ電極に接続する付加の電極とを設けたこと
を特徴とするバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011204A JP2518373B2 (ja) | 1989-01-19 | 1989-01-19 | バイポ―ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011204A JP2518373B2 (ja) | 1989-01-19 | 1989-01-19 | バイポ―ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02192124A true JPH02192124A (ja) | 1990-07-27 |
| JP2518373B2 JP2518373B2 (ja) | 1996-07-24 |
Family
ID=11771491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1011204A Expired - Lifetime JP2518373B2 (ja) | 1989-01-19 | 1989-01-19 | バイポ―ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518373B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5588372A (en) * | 1978-12-26 | 1980-07-04 | Sanyo Electric Co Ltd | Lateral type transistor |
| JPS63181466A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electronics Corp | 半導体装置 |
-
1989
- 1989-01-19 JP JP1011204A patent/JP2518373B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5588372A (en) * | 1978-12-26 | 1980-07-04 | Sanyo Electric Co Ltd | Lateral type transistor |
| JPS63181466A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2518373B2 (ja) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6359545B2 (ja) | ||
| EP0462270B1 (en) | Method of using a semiconductor device comprising a substrate having a dielectrically isolated semiconductor island | |
| JP2713205B2 (ja) | 半導体装置 | |
| JPS643347B2 (ja) | ||
| US6563193B1 (en) | Semiconductor device | |
| JP3515298B2 (ja) | 半導体装置 | |
| JPH0656890B2 (ja) | 伝導度変調型たて型ｍｏｓ―ｆｅｔ | |
| JPH02192124A (ja) | バイポーラトランジスタ | |
| JP3144585B2 (ja) | 半導体装置 | |
| JPH03132037A (ja) | 半導体装置 | |
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JP2501236B2 (ja) | タ―ンオフゲ―ト付きサイリスタ | |
| JPH04174562A (ja) | 伝導度変調型ｍｉｓｆｅｔを備えた半導体装置 | |
| JPS6258678A (ja) | トランジスタ | |
| JPH01207977A (ja) | 半導体装置 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPH03145163A (ja) | サイリスタ | |
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JPS6312174A (ja) | 絶縁ゲ−ト形電界効果トランジスタ | |
| JPH04317336A (ja) | 半導体装置およびその製造方法 | |
| JPH0794728A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH1027915A (ja) | 半導体装置の製造方法 | |
| JPH04152573A (ja) | アノードショート伝導度変調型ｍｉｓｆｅｔを備えた半導体装置 | |
| JPS63293973A (ja) | 半導体装置 | |
| JPH0575145A (ja) | 半導体装置 |