JPH02192146A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02192146A
JPH02192146A JP1009843A JP984389A JPH02192146A JP H02192146 A JPH02192146 A JP H02192146A JP 1009843 A JP1009843 A JP 1009843A JP 984389 A JP984389 A JP 984389A JP H02192146 A JPH02192146 A JP H02192146A
Authority
JP
Japan
Prior art keywords
layer wiring
semiconductor device
slit
opening
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1009843A
Other languages
English (en)
Inventor
Koichi Takayama
恒一 高山
Masanori Kinugasa
昌典 衣笠
Munenobu Kida
木田　宗伸
Shuichi Shoji
小路　衆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1009843A priority Critical patent/JPH02192146A/ja
Priority to DE69034108T priority patent/DE69034108T2/de
Priority to EP90100917A priority patent/EP0379170B1/en
Priority to KR1019900000632A priority patent/KR100191860B1/ko
Publication of JPH02192146A publication Critical patent/JPH02192146A/ja
Priority to US08/291,037 priority patent/US5402005A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置に関し、特に多層配線構造を有する
半導体装置に関するものである。
（従来技術） 以下第１０図を参照して、従来技術による半導体装置に
ついて説明する。第１０図は従来技術による半導体装置
を示した断面図である。
従来技術による多層配線構造を有する半導体装置は、半
導体基板２１上に形成された絶縁層２６と、この絶縁層
２６上に形成された下層配線２２と、この下層配線２２
上に形成され、所定のコンタクト領域に開孔２５を有す
る絶縁層２３と、この絶縁層２３上に形成され、開孔２
５を介して下層配線２２と接続されている上層配線２４
から形成していた。この様な半導体装置においては、上
層配線２４を形成した後、上層配線２４上に保護膜を形
成するために熱工程を行なう必要がある。
（発明が解決しようとする課題） 上記の様に従来技術による半導体装置においては、上層
配線２４を形成した後、熱工程を行なう必要がある。こ
の様に熱工程を行なうと、上層配線２４と開孔２５を介
して接続されている下層配線２２が熱膨張し、開孔２５
を介して、下層配線２２が上層配線２４を押し出し、上
層配線２４に突起等の異常形状が発生する。この突起等
が横方向に発生した場合は、上層配線２４同志が結合し
ショートしてしまう。又、上層配線２４同志が結合はし
なくても、配線間のスペースが狭くなり、配線上の絶縁
層等にボイドが発生してしまう。このボイドが有る状態
で熱ストレス等が加わると、突起等が成長して配線間シ
ョートを起こし、信頼性上問題となる。又、この突起等
が縦方向に発生した場合は、上層配線２４の更に上部に
配線層を形成する際に、配線表面の平坦性が悪くなって
しまう等の問題があった。更に、これら熱膨張の影響は
、下層配線２２の面積が上層配線２４の面積よりも広い
場合に、より大きくなる。
本発明は、上記の様な従来技術による半導体装置の、下
層配線の熱膨張によって生じる上層配線の突起等の異常
形状を防止し、配線間ショートのない、平坦性の良い半
導体装置を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために本発明においては、多層配線
構造を有する半導体装置において、下層配線のコンタク
ト領域周辺にスリットを設けた半導体装置を提供する。
（作　用） この様な半導体装置によれば、下層配線のコンタクト領
域周辺にスリットを設けることによって、下層配線のコ
ンタクト領域周辺が熱膨張した膨張分をスリットで阻止
することができる。このことにより、下層配線とコンタ
クト領域に設けられた開孔を介して接続された上層配線
への影響を防止することができ、下層配線の熱膨張によ
る上層配線の突起等の異常形状の発生を防止することが
可能となる。
（実施例） 以下第１図乃至第９図を参照して、本発明の実施例に係
る半導体装置を説明する。尚、第１図乃至第９図に示さ
れた上面図においては、基板５、絶縁層６，７は発明の
理解を助ける為に図示しない。
第１図（ａ）　、　（ｂ）は、本発明の第１の実施例に
係る半導体装置を示した上面図及び断面図である。
この半導体装置は、半導体基板５上に形成された絶縁層
７と、この絶縁層７上に形成された下層配線１と、この
下層配線１上に形成され、所定のコンタクト領域に開孔
３を有する絶縁層６と、この絶縁層６上に形成され、開
孔を介して下層配線と接続されている上層配線２から形
成され、この下層配線のコンタクト領域周辺にはスリッ
トが設けられている。
尚、本実施例における「コンタクト領域周辺」とは、開
孔３を挟み、上層配線２の幅方向に、開孔３から離間し
た２ケ所の領域のことをいう。
又、スリット４の一辺の長さは開孔３の一辺の長さより
長く、スリット４の幅はできるだけ狭く、つまり最小の
配線間隔にすることが望ましい。なぜなら、スリット４
の幅が広いと、スリット４を設けた部分だけ電流容量が
小さくなってしまうからである。更に、スリット４は開
孔３から開孔３に対する配線余裕だけ離した領域に設け
ることが望ましい。なぜなら、スリット４を開孔３に隣
接した領域に設けると、絶縁層６形成時のマスクずれが
生じた時に問題となるからである。例えば、開孔３の幅
が１．６μ、長さが２．５μの場合は、開孔３から２μ
離した領域に、幅が２μ、長さが３．７μのスリット４
を開孔３の両側にそれぞれ１つづつ設ければよい。
この様な半導体装置によれば、下層配線１のコンタクト
領域周辺にスリット４を設けたことによって、上層配線
２形成時の熱工程により生じる下層配線１の熱膨張分は
、スリット４内にある絶縁層６で阻止することができる
。このことにより、下層配線１とコンタクト領域に設け
られた開孔３を介して接続された上層配線２への影響を
防止することができ、従来技術の問題点であった上層配
線２に生じる突起等の異常形状を軽減することができ、
上層配線２の平坦性が良くなる。又特に、上層配線２の
直下にはスリット４を設けていないので、上層配線２の
平坦性は更に良くなる。更に又、この様な半導体装置に
よれば、特に上層配線２と直交方向に生じる下層配線１
の熱膨張分の影響を防ぐことができる。
第２図乃至第９図は、本発明の第２乃至第９の実施例に
係る半導体装置を示した上面図である。
第２図乃至第９図に図面に示されている番号は第１図に
対応している。
第２乃至第９の実施例は、第１の実施例におけるスリッ
ト４の設ける位置及び形状を変えたものである。尚、ス
リット４の幅、長さ、開孔３からの離す長さ等の条件は
、第１の実施例と同様である。
第２の実施例では、スリット４を開孔３を挟み、上層配
線２と直交方向に２ケ所設けている。
この様な半導体装置によれば、第１の実施例と同様な効
果が得られ、特に上層配線２と平行方向に生じる下層配
線１の熱膨張分の影響を防ぐことができる。
第３の実施例は、コンタクト領域が下層配線１の側端に
設けられている場合である。この場合は、スリット４を
開孔３を挟んで両側に２ケ所設ける必要はなくなる。つ
まり、開孔３に対して、側端と反対側の領域のみにスリ
ット４を設ければよい。
この様な半導体装置によれば、第２の実施例と同様な効
果が得られる。
第４の実施例は、スリット４を開孔３を囲む様に、開孔
３の辺に沿って４ケ所設けている。
この様な半導体装置によれば、第１及び第２の実施例で
述べた様な、上層配線２と直交方向に生じる下層配線１
の熱膨張分と、上層配線２と平行方向に生じる下層配線
１の熱膨張分との影響を両方共防ぐことができる。
第５の実施例は、第３の実施例と同様に、コンタクト領
域が下層配線１の側端に設けられている場合である。こ
の場合は、第３の実施例と同様に、スリット４を開孔３
に対して側端側には設ける必要がなくなる。つまりスリ
ット４を、開孔３を挟み、上層配線２と平行方向に２ケ
所と、直交方向に開孔３に対して、側端と反対側の領域
とに設ければよい。
この様な半導体装置によれば、第４の実施例と同様な効
果が得られる。
第６の実施例は、スリット４を開孔３を囲む様に設けた
場合である。この場合は、第４の実施例の様に開孔３の
辺に沿って設けられた４つのスリット４を、細分化して
設けている。
この様な半導体装置によれば、第４の実施例と同様な効
果が得られ、又スリット４を設けたことにより、下層配
線１に生じる電流容量の低下が小さくなる。
第７の実施例は、コンタクト領域が下層配線１の角に設
けられている場合である。この場合はスリット４を、上
層配線２と平行方向に開孔３に対して側端と反対側の領
域と、上層配線２と直交方向に開孔３に対して側端と反
対側の領域との２ケ所に設ける。
この様な半導体装置によれば、第４の実施例と同様な効
果が得られる。
第８の実施例は、スリット４を開孔３を囲む様に、開孔
３の辺に沿って４ケ所設け、更にその４つのスリット４
の外側に、スリット４間を囲む様に、４ケ所にＬ字形の
スリット４′を設けている。
この様な半導体装置によれば、第４の実施例と同様な効
果が得られ、特に下層配線１の熱膨張分のスリット４間
からの、開孔３を介して下層配線１と接続された上層配
線２への影響を防ぐことができる。
第９の実施例は、第５の実施例と同様に、コンタクト領
域が下層配線１の側端に設けられている場合である。こ
の場合も第５の実施例と同様に、３ケ所の領域にスリッ
ト４を設けるのであるが、第９の実施例では、上層配線
２と平行方向に開孔３を挟んで設ける２ケ所のスリット
４を、下層配線１の側端から離れて形成するのではなく
、側端に接して設けている。
この様な半導体装置によれば、第４の実施例と同様な効
果が得られる。
［発明の効果］ 以上詳述した様に本発明によれば、下層配線のコンタク
ト領域周辺にスリットを設けることにより、下層配線の
コンタクト領域周辺が熱膨張した膨張分をスリットで阻
止することができる。このことにより、下層配線とコン
タクト領域に設けられた開孔を介して接続された上層配
線への影響を防止することができ、上層配線の突起等の
異常形状の発生を防止し、上層配線の平坦性を良くする
ことが可能な半導体装置を提供することかできる。
【図面の簡単な説明】
第１図（ａ）は本発明の第１の実施例に係る半導体装置
を示した上面図、第１図（ｂ）は本発明の第１の実施例
に係る半導体装置を示した断面図、第ｎ ２乃至第９図は本発明の他の実施例に係る半導体装置を
示した上面図、第１０図は従来技術による半導体装置を
示した断面図である。 １・・・下層配線 ２・・・上層配線 ３・・・開孔 ４・・・スリット ５・・・基板 ６・・・絶縁層

Claims (5)

    【特許請求の範囲】
  1. （１）基板と、 この基板上に形成され、コンタクト領域とこのコンタク
    ト領域周辺に設けられ所定の幅及び長さを有するスリッ
    トを有する下層配線と、 この下層配線上に形成され、前記コンタクト領域に対応
    する部分に開孔を有する絶縁層と、前記開孔部を含む前
    記絶縁層上に形成された上層配線を備えた半導体装置。
  2. （２）前記スリットの幅が、前記上層配線の幅以下であ
    ることを特徴とする請求項１記載の半導体装置。
  3. （３）前記スリットの長さが、前記開孔の一辺の長さ以
    上であることを特徴とする請求項１記載の半導体装置。
  4. （４）前記スリットが、前記コンタクト領域から前記ス
    リットの幅以下離間して設けられていることを特徴とす
    る請求項１記載の半導体装置。
  5. （５）基板と、 この基板上に形成され、コンタクト領域を有する下層配
    線と、 前記コンタクト領域周辺に設けられた前記下層配線の膨
    張分を阻止する手段と、 前記下層配線上に形成され、前記コンタクト領域に対応
    する部分に開孔を有する絶縁層と、前記開孔部を含む前
    記絶縁層上に形成された上層配線を備えた半導体装置。
JP1009843A 1989-01-20 1989-01-20 半導体装置 Pending JPH02192146A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1009843A JPH02192146A (ja) 1989-01-20 1989-01-20 半導体装置
DE69034108T DE69034108T2 (de) 1989-01-20 1990-01-17 Halbleiteranordnung mit Leiterschichten
EP90100917A EP0379170B1 (en) 1989-01-20 1990-01-17 Semiconductor device comprising wiring layers
KR1019900000632A KR100191860B1 (ko) 1989-01-20 1990-01-19 반도체장치
US08/291,037 US5402005A (en) 1989-01-20 1994-08-15 Semiconductor device having a multilayered wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1009843A JPH02192146A (ja) 1989-01-20 1989-01-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH02192146A true JPH02192146A (ja) 1990-07-27

Family

ID=11731409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1009843A Pending JPH02192146A (ja) 1989-01-20 1989-01-20 半導体装置

Country Status (5)

Country Link
US (1) US5402005A (ja)
EP (1) EP0379170B1 (ja)
JP (1) JPH02192146A (ja)
KR (1) KR100191860B1 (ja)
DE (1) DE69034108T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461260A (en) * 1994-08-01 1995-10-24 Motorola Inc. Semiconductor device interconnect layout structure for reducing premature electromigration failure due to high localized current density
JP3819670B2 (ja) * 2000-04-14 2006-09-13 富士通株式会社 ダマシン配線を有する半導体装置
EP1420443A3 (fr) * 2002-11-14 2014-10-15 Nxp B.V. Dispositif de connexion électrique entre deux pistes d'un circuit integré
JP5552261B2 (ja) * 2009-05-12 2014-07-16 パナソニック株式会社 半導体装置
CN112122381B (zh) * 2020-09-11 2022-09-06 铭尔金属(苏州)有限公司 铝卷带整平工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444048A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Semiconductor integrated circuit device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834686A (ja) * 1971-09-09 1973-05-21
DE3066941D1 (en) * 1979-05-24 1984-04-19 Fujitsu Ltd Masterslice semiconductor device and method of producing it
US5229642A (en) * 1980-09-01 1993-07-20 Hitachi, Ltd. Resin molded type semiconductor device having a conductor film
JPS5893347A (ja) * 1981-11-30 1983-06-03 Toshiba Corp Ｍｏｓ型半導体装置及びその製造方法
JPS58125847A (ja) * 1982-01-22 1983-07-27 Hitachi Ltd 半導体装置
JPS6010645A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 樹脂封止型半導体装置
JPS6059774A (ja) * 1983-09-13 1985-04-06 Matsushita Electronics Corp 半導体装置
JPS6115350A (ja) * 1984-06-30 1986-01-23 Nippon Gakki Seizo Kk 半導体装置
JPS61225837A (ja) * 1985-03-29 1986-10-07 Fujitsu Ltd 半導体装置の層間接続方法
JPS61234052A (ja) * 1985-04-10 1986-10-18 Nec Corp 半導体集積回路装置
JPS61288439A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 半導体装置
US4695868A (en) * 1985-12-13 1987-09-22 Rca Corporation Patterned metallization for integrated circuits
DE3684150D1 (de) * 1986-09-26 1992-04-09 Ibm Halbleiter-integrierte anzeige.
US4907066A (en) * 1986-12-05 1990-03-06 Cornell Research Foundation, Inc. Planar tungsten interconnect with implanted silicon
JPS62202525A (ja) * 1987-01-23 1987-09-07 Hitachi Ltd 樹脂封止型半導体装置
JPH0724305B2 (ja) * 1987-04-15 1995-03-15 ロ−ム株式会社 半導体装置
FR2617635B1 (fr) * 1987-07-03 1990-03-09 Thomson Semiconducteurs Procede de contact entre deux couches conductrices ou semi-conductrices deposees sur un substrat
JPH01225137A (ja) * 1988-03-04 1989-09-08 Toshiba Corp 半導体集積回路装置
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
JPH01274456A (ja) * 1988-04-26 1989-11-02 Nec Corp 半導体装置
JP2580301B2 (ja) * 1988-12-27 1997-02-12 株式会社日立製作所 半導体集積回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444048A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Semiconductor integrated circuit device

Also Published As

Publication number Publication date
US5402005A (en) 1995-03-28
DE69034108T2 (de) 2004-07-29
EP0379170A3 (en) 1991-11-21
KR100191860B1 (ko) 1999-06-15
KR900012356A (ko) 1990-08-03
EP0379170A2 (en) 1990-07-25
DE69034108D1 (de) 2003-11-20
EP0379170B1 (en) 2003-10-15

Similar Documents

Publication Publication Date Title
US5281555A (en) Method for alleviating the step difference in a semiconductor and a semiconductor device
KR100256800B1 (ko) 콘택홀 제조방법
KR950004532A (ko) 고집적 반도체 배선구조 및 그 제조방법
JPH02192146A (ja) 半導体装置
US7847403B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer
KR960004074B1 (ko) 다층 금속 상호 접속부를 갖는 반도체 장치
EP0442491B1 (en) Semiconductor device having a wiring pattern in which a plurality of lines are arranged in close proximity to one another
KR100200687B1 (ko) 새로운 패드층을 구비하는 반도체장치
JP2867488B2 (ja) 半導体装置
JPH04113625A (ja) 半導体装置の金属配線構造
JP3178894B2 (ja) 半導体装置
KR100256799B1 (ko) 반도체소자의 콘택제조방법
KR960000699B1 (ko) 반도체 기판 및 그 제조 방법
JPH0418730A (ja) 半導体装置
JP3158516B2 (ja) 薄膜回路
JPH05109710A (ja) 半導体装置
JPS63237552A (ja) 半導体装置
JP3064476B2 (ja) 半導体装置
JPS62199037A (ja) 半導体装置の配線構造
JPS62111451A (ja) 半導体集積回路
JPH04196563A (ja) 半導体装置
JPS6043845A (ja) 多層配線部材の製造方法
JPH04296042A (ja) Ａｌ配線のヒロック防止法
JPH02137247A (ja) 半導体集積回路
JPH1027846A (ja) 半導体装置