JPS6043845A - 多層配線部材の製造方法 - Google Patents

多層配線部材の製造方法

Info

Publication number
JPS6043845A
JPS6043845A JP15154883A JP15154883A JPS6043845A JP S6043845 A JPS6043845 A JP S6043845A JP 15154883 A JP15154883 A JP 15154883A JP 15154883 A JP15154883 A JP 15154883A JP S6043845 A JPS6043845 A JP S6043845A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
layer wiring
forming
trapezoidal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15154883A
Other languages
English (en)
Inventor
Takahiko Takahashi
高橋 貴彦
Shigeo Kuroda
黒田 重雄
Nobuo Owada
伸郎 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15154883A priority Critical patent/JPS6043845A/ja
Publication of JPS6043845A publication Critical patent/JPS6043845A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、配線技術、さらに社多層配線技術に適用して
有効な技術に関するものであり、特に、半導体集積回路
装置の多層配線技術に適用して有効な技術に関するもの
である。
〔背景技術〕
半導体基板上部に導電層と絶縁層とが交互に重り合い複
数層をなす多層配線構造を備えた半導体集積回路装置に
おいて、下層配線と上層配線との電気的な接続は、それ
らが介在する絶縁膜に接続孔を設けることによって行な
われる。この接続孔の形成方法においては、1以下に述
べる2つの方法が考えられる。第1の方法は、下層配線
の所定上部の絶縁膜を等方性エツチングによって除去し
、接続孔を形成する方法である。第2の方法は、下層配
線の所定上部の絶縁膜を異方性エツチングによって除去
し、接続孔を形成する方法である。
前記第1の方法によれば、接続孔部における上層配線の
被着性は急1唆な段差形状を有さないために良好であシ
、下層配線と上層配線との電気的な接続においては信頼
性を向上することが可能でおる。しがしながら、等方性
エツチングを用いることで接続孔の占有面積は不必要に
増大するために、集積度の向上における障害となり、ま
た、マスク合せズレにより、接続すべき下層配線とは別
の下層配線であって接続孔部と接する下層配線と上層配
線との間の絶縁膜がエツチングされ膜厚が低下してしま
い、それらの配腺間において絶縁膜としての耐圧劣化も
しくはショートが生じるという問題点がちる。
第2の方法によれば、接続孔の占有回着を縮小すること
ができ、Q私産を向上することが可能である。しかしな
がら、異方性エツチングを用いることで接続孔端部で急
峻な段差形状が生じるために、上層配線の被着性は低下
し、下層配線と下層配線どの電気的な接続において、そ
の信頼性が低下するという問題点がおる。
すなわち、本発明者によれば、上述の多層配線技術では
、多層配線技術を備えた半導体集積回路装置の信頼性な
らびに集積度の向上を実現することは、極めて困難であ
ると推測している。
〔発明の目的〕
本発明の目的は、信頼性を向上することが可能な多層配
線技術を提供することにある。
本発明の他の目的は、集積度を向上することが可能な多
層配線技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述ならびに添付図面によって、明らかになる
であろう。
〔発明の概要〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、多層配線構造を備えた半導体集積回路装置の
下層配線と上層配線との電気的な接続部において、前記
下層配線下部に台形状(ペデスタル)絶縁膜を形成し、
該絶縁膜の上面部に少なくともその一部が重なるように
下層配線を形成し、該下層配線の上面部が露出するよう
に絶R膜を形成し、前記下り配線の上面部と電気的に接
続するように下層配線を形成することによって、上層配
線の被着性を低下すべき要因を除去することができるの
で、下層配線と上層配線との被着性を向上し、信頼性を
向上することにある。
〔実施例〕
以下、本発明のオJ成について、一実施例とともに詳細
に説明する。
本実施例は、2層配綜措造を備えた半導体集積回路装置
を用いて説明をする。
第1図〜第4図、および第6図は、本発明の一実施例の
製造方法を説明するための各製造工程における半導体集
積回路装置の要部断面図であり、第5図は、第4図に示
す工程における上面図である。なお、第4図は、第5図
の■−■切断線における断面図である。また、第5図は
、その図面を見易くするために、各配線層間に設けられ
るべき絶縁膜は図示しない。
まず、シリコン単結晶からなる半導体基板】を用意する
。この半導体基板1に、絶縁ゲート型電界効果トランジ
スタ、バイポーラ・トランジスタ等の半導体素子(図示
していない)を形成する。
この後に、半導体素子と後の工程によって形成される第
1層目の配線との電気的な分離金するために、半導体基
板1上部全面に絶縁膜2を形成する。
この絶縁膜2としては、例えばフォスフオシリケードガ
ラス(PSG)膜を用い、その膜厚を8000〜100
00 (X:)程度にすればよい。この後に、後の工程
によって形成される第1層目の配線と第2層目の配線と
の電気的な接続部分となる絶縁膜2上部に、第1図に示
すように、台形状(ペデスタル)絶縁膜(以下ペデスタ
ルという)3を形成する。
このペデスタル3は、例えば、前記PSG膜2と異なる
エツチングレートを有する二酸化シリコン膜、ナイトラ
イド膜等を用い、その膜厚を1〔μrn〕程度、その上
部における幅寸法を2〔μm〕程度、その下部における
幅寸法を4〔μm〕程度にすればよい。
また、ペデスタル3は、その側面部において、急較な段
差形状とならないようにするために、例えば等方性エツ
チングによって形成する。なお、絶縁膜2の上面に、エ
ツチングのストッパとなるような、例えばナイトライド
膜等のマスクを形成し、絶縁膜2と同一の材料にょるペ
デスタル3を形成してもよい。この場合においては、ペ
デスタル3を形成するためのエツチング制御が容易にな
る。
第1図に示す工程の後に、第1層目の配線を形成するた
めに、例えば1〔μm〕程度の膜厚を有するアルミニウ
ム膜の導電層を全面に形成する。この導電層を選択的に
パターニングし、第2図に示すように、後の工程によっ
て形成される第2層目の配線と電気的な接続をするため
にペデスタル3と重なるように設けられる第1層目の配
線4Aと、製造プロセスにおける最小配線間スペースで
配線4Aと隣接する第1層目の配ね4Bとを形成する。
配線4Aは、ペデスタル3と重なっているが、ペデスタ
ル3の側面部は急峻な段差形状を有していないので、ア
ルミニウム膜等の被着性が問題になる導電性材料であっ
ても、その被着性は良好である。配線4 A、 4 B
は、例えばその幅寸法が4〔I1m]程度であり、それ
らの配線間スペースは、1.5 [/zml程度に形成
すればよい。
第2図に示す工程の後に、配線4A、4Bと後の工程に
よって形成される第2層目の配線との電気的な分離をす
るために、全面に絶縁膜5を形成する。この絶縁膜5は
、その上面部が平坦化されるように、例えばバイアスス
パッタ法によって形成した二酸化シリコン膜を用い、そ
の膜厚を2〔μm□□程度にすればよい。この後に、絶
縁膜5の上面部をエツチングによυ除去し、第3図に示
すように、後の工程によって形成される第2層目の配線
との接続部となる配線4Aの上面部4aを露出させる。
第3図に示す工程の後に、第4図および第5図に示すよ
うに、配線4への上面部4aと電気的に接続するように
、第2層目の配線6を選択的に絶縁膜5上部に形成する
。配線6は、例えばアルミニウム膜を用い、その膜厚を
1〔μm〕程度に形成すればよい。
これら一連の製造工程によって、本実施例の半導体’J
j1回路装置は完成する。また、この後に、保護膜等句
処理を施してもよい。
本実施例によれば、配線4Aと配線6との電気的な接続
部において、台形状の絶縁膜すなわちペデスタル3を形
成し、該ペデスタル3と重なる部分の配線4Aを上部に
配置できるので、エツチング等による接続孔を絶縁膜5
に設ける必要がなくなシ、配線6の被着性が良好となる
ために、多層配線構造を備えた半導体集積回路装置の信
頼性を向上することができる。また、絶縁膜5の上面部
が平坦化されるために、配線6の被着性がよシ良好とな
υ、多層配線オシ構造を備えた半導体集積回路装置の信
頼性をさらに向上させることができる。
さらに、第2図に示す工程において、ペデスタル3と第
1層目の配線4A、4Bとの間で、製造プロセスにおけ
る例えば1〔μm〕程度のマスク合せズレを生じても、
第6図に示すように、等方性エツチングによる接続孔は
必要としないために、配線4Bと配線6との間における
絶縁膜部のエツチングはなくなシ、その絶縁腹部の耐圧
劣化を防止し、または、それらの配線間におけるショー
トを防止することができる。従って、多層配線構造を備
えた半導体集積回路装置の信頼性を向上することができ
る。
〔効果〕
基板上に導電層と絶縁層とが交互に重り合い複数層をな
す多層配線部材において、以下に述べるような効果を得
ることができる。
(1)下層配線と上層配線との接続部において、下層配
線の下部にペデスタルを設けることによって、下層配線
と上層配線との電気的な接続部に急峻な段差形状が存在
しないという作用により、」二層配線の被着性は向上さ
れる。
(2)下層配線と上層配線との間に設ける絶縁膜を、石
英スパッタ技術等で形成するので、その上面部が平坦化
されるという作用により、上層配線の被着性を向上する
ことができる。
(3)下層配線と下層配線との接続部において、下層配
線の下部にペデスタルを設けることにより、等方性エツ
チングによる接続孔を形成する必要がなく、必要以上に
PR膜を除去することがないという作用によって、上層
配線と隣接する当該他の下層配線との絶縁膜耐圧劣化も
しくはそれらの配線間に生じるであろう不要なショート
を防止することができる。
(4) (1)および(2)によシ、さらに、上層配線
の被着性が向上するという作用によって、多層配線技術
の信頼性を向上するという相乗効果を得ることができる
(5) (4)により、信頼性が向上できるという作用
によって、多層配線部材の集積度を向上することができ
る。
以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものでなく、その要旨を逸脱し゛ない範囲において種
々変更可能であることはいうまでもない。例えば、本実
施例は、2層配線構造を備えた半導体集積回路装置につ
いて説明したが、3層配線構造もしくはそれ以上の多層
配線技術を備えた半導体集積回路装置に適用してもよい
。また、配線や絶縁膜の材料あるいはその形成手段とし
ては鍾々のものを用いることができる。
〔利用分野〕
以」二の説明でtよ、主として本発明者に1つ−(なさ
れた発明を、その背景となった利用分野である半導停年
積回路装置の多層配線技術に適用した場合について説明
したが、それに限定されるものではなく、たとえば、配
線基板における多層配線技術などに適用できる。
【図面の簡単な説明】
第1図〜第4図、および第6図は、本発明の一実施例の
製造方法を説明するための各製造工程における半導体集
積回路装置の要部断面図、第5図は、第4図に示す工程
における上面図である。 図中、1・・・半導体基板、2,5・・・絶縁膜、3・
・・ペデスタル、4A、4B・・・配線(第1層目)、
4a・・・上面部、6・・・配線(第2層目)である。 代理人 弁理± 19157ぐ:\ 第 1 図 第2図 A 第 3 図 第4図 第 5 図 ΔA

Claims (1)

  1. 【特許請求の範囲】 1、所定の基板上部に台形状絶縁膜を形成する工程と、
    少なくともその一部が前記台形状絶縁膜と重るように、
    基板上部に第1層目の第1配線を形成する工程と、前記
    台形状絶縁膜と重る第1配線の上部が露出するように、
    全面に絶縁膜を形成する工程と、前記第1配綜の上部と
    電気的に接続するように、絶縁膜上部に第2層目の配線
    を形成する工程とを備えたことを特徴とする多層配線部
    材の製造方法。 2、前記台形状絶縁膜を形成する工程は、基板上部に絶
    縁膜を形成し、台形状絶縁膜の側面部に急峻な段差形状
    を生じないように、前記絶縁膜を選択的にパターニング
    して台形状絶縁膜を形成する工程からなることを特徴と
    する特許請求の範囲第1項記載の多層配線部材の製造方
    法。 3、前記絶縁膜を形成する工程は、その上面部が平坦化
    された絶縁膜を形成する工程であることを特徴とする特
    許請求の範囲第1項記載の多層配線部材の製造方法。
JP15154883A 1983-08-22 1983-08-22 多層配線部材の製造方法 Pending JPS6043845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15154883A JPS6043845A (ja) 1983-08-22 1983-08-22 多層配線部材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15154883A JPS6043845A (ja) 1983-08-22 1983-08-22 多層配線部材の製造方法

Publications (1)

Publication Number Publication Date
JPS6043845A true JPS6043845A (ja) 1985-03-08

Family

ID=15520920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15154883A Pending JPS6043845A (ja) 1983-08-22 1983-08-22 多層配線部材の製造方法

Country Status (1)

Country Link
JP (1) JPS6043845A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634650A (ja) * 1986-06-25 1988-01-09 Nippon Telegr & Teleph Corp <Ntt> 多層配線構造体およびその製造方法
US5091340A (en) * 1988-07-19 1992-02-25 Nec Corporation Method for forming multilayer wirings on a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634650A (ja) * 1986-06-25 1988-01-09 Nippon Telegr & Teleph Corp <Ntt> 多層配線構造体およびその製造方法
US5091340A (en) * 1988-07-19 1992-02-25 Nec Corporation Method for forming multilayer wirings on a semiconductor device

Similar Documents

Publication Publication Date Title
CN100378982C (zh) 利用多层布线防止低介电常数膜剥离的半导体器件
JPS6248892B2 (ja)
JPS6043845A (ja) 多層配線部材の製造方法
KR940002757B1 (ko) 바이폴라형 반도체장치
JPH0677315A (ja) 半導体装置
JP3915670B2 (ja) 半導体装置およびその製造方法
JP2001024056A (ja) 半導体装置の多層配線装置及びその製造方法
JP2738145B2 (ja) 半導体装置
JP3124085B2 (ja) 半導体装置
JPH04313256A (ja) 半導体集積回路装置及びその形成方法
JPS6180836A (ja) 多層配線を有する半導体装置
JP2797929B2 (ja) 半導体装置
JP2762844B2 (ja) 半導体装置
JPH05226475A (ja) 半導体装置の製造方法
JPH07283306A (ja) 半導体装置およびその製造方法
JP3225289B2 (ja) 半導体素子の金属配線形成方法
JPH02183536A (ja) 半導体装置
JPS61239646A (ja) 多層配線の形成方法
JPS60245252A (ja) 多層配線部材
KR0169761B1 (ko) 반도체 소자의 금속배선 형성방법
JPH02161755A (ja) 半導体装置
JPS59117236A (ja) 半導体装置
JPS61150234A (ja) 電子装置
JPH03293728A (ja) 半導体装置
JPH06125012A (ja) 半導体装置の配線構造