JPH021923A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH021923A JPH021923A JP14435288A JP14435288A JPH021923A JP H021923 A JPH021923 A JP H021923A JP 14435288 A JP14435288 A JP 14435288A JP 14435288 A JP14435288 A JP 14435288A JP H021923 A JPH021923 A JP H021923A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- impurity diffusion
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンタクトホールに金属層を埋込む半導体
装置の製造方法に関するものである。
装置の製造方法に関するものである。
第2図(a)〜(d)は各々従来のコンタクトホールを
有する半導体装置の製造方法を示す断面図である。以下
、同図を参照しつつ製造方法の説明をする。
有する半導体装置の製造方法を示す断面図である。以下
、同図を参照しつつ製造方法の説明をする。
まず、シリコン基板1の主面上に、熱酸化法またはCV
D法と、写真製版エツチング等とを組合わせた工程によ
り選択的にシリコン酸化膜2を同図(a)に示すように
形成する。
D法と、写真製版エツチング等とを組合わせた工程によ
り選択的にシリコン酸化膜2を同図(a)に示すように
形成する。
次に、シリコン酸化膜2間のシリコン基板1内面に、イ
オン注入法、熱拡散法等により、不純物拡散層3を同図
(b)に示すように形成する。
オン注入法、熱拡散法等により、不純物拡散層3を同図
(b)に示すように形成する。
そして、シリコン酸化膜2及び不純物拡散層3上全面を
スパッタ法、CVO法などによりシリコン酸化膜4で覆
う。その後、写真製版エツチングにより不純物拡散層3
上の所望の領域に同図(C)に示すように、コンタクト
ホール5を形成する。
スパッタ法、CVO法などによりシリコン酸化膜4で覆
う。その後、写真製版エツチングにより不純物拡散層3
上の所望の領域に同図(C)に示すように、コンタクト
ホール5を形成する。
次に、6フツ化タングステン等の金属ハロゲン化物を原
材料ガスとして含む減圧CVD法等によリ、金属層6を
シリコン酸化膜4のコンタクトホール5中に埋込み、同
図(d)に示すように平坦化する。
材料ガスとして含む減圧CVD法等によリ、金属層6を
シリコン酸化膜4のコンタクトホール5中に埋込み、同
図(d)に示すように平坦化する。
このように、コンタクトホール5中に金fi層6を埋込
むことで、不純物拡散層3とシリコン酸化膜4上に形成
される図示しないアルミ等の配線との電気的接続が、こ
の金属1i16を介して確実に行える。
むことで、不純物拡散層3とシリコン酸化膜4上に形成
される図示しないアルミ等の配線との電気的接続が、こ
の金属1i16を介して確実に行える。
従来のコンタクトホールに金属層を埋込む半導体装置は
以上のように構成されており、金属層6と不純物拡散層
3が直接接触していた。このため、金属層6埋込み後、
この半導体装置と同一チップ上に別の半導体装置を製造
する工程において高温熱処理を行うと、金属層6と不純
物拡散層3間において、シリサイド化がおこり、不純物
拡散層3の半導体特性が損われる問題点があった。
以上のように構成されており、金属層6と不純物拡散層
3が直接接触していた。このため、金属層6埋込み後、
この半導体装置と同一チップ上に別の半導体装置を製造
する工程において高温熱処理を行うと、金属層6と不純
物拡散層3間において、シリサイド化がおこり、不純物
拡散層3の半導体特性が損われる問題点があった。
そこで、全底層6.不純物拡散層3間に電気的特性を劣
化させずに、不純物拡散層3のシリサイド化を防止する
バリヤメタル層を形成した半導体装置が考えられた。
化させずに、不純物拡散層3のシリサイド化を防止する
バリヤメタル層を形成した半導体装置が考えられた。
この半導体装置は、金属層6を形成する前に、スパッタ
法により窒化金属層等のバリヤメタル層をコンタクトホ
ール5中の不純物拡散層3上形成し、このバリヤメタル
層上に金属層を形成してコンタクトホール5内を埋込む
ことで製造される。
法により窒化金属層等のバリヤメタル層をコンタクトホ
ール5中の不純物拡散層3上形成し、このバリヤメタル
層上に金属層を形成してコンタクトホール5内を埋込む
ことで製造される。
しかしながら、スパッタ法では段差被覆性が悪いため、
コンタクトホール5中に簿いバリヤメタル層しか形成で
きない。このため、不純物拡散層3のシリサイド化を確
実に防止することができないという問題点があった。
コンタクトホール5中に簿いバリヤメタル層しか形成で
きない。このため、不純物拡散層3のシリサイド化を確
実に防止することができないという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、絶縁膜の開口部に、不純物拡散層1層と半導
体基板材料との反応による電気的特性の劣化を充0分に
防止することのできるバリヤメタル層を形成することが
できる半導体装置の製造方法を提供することを目的とす
る。
たもので、絶縁膜の開口部に、不純物拡散層1層と半導
体基板材料との反応による電気的特性の劣化を充0分に
防止することのできるバリヤメタル層を形成することが
できる半導体装置の製造方法を提供することを目的とす
る。
この発明にかかる半導体装置の製造方法は、半導体基板
上層部に不純物拡散層を形成する工程と、前記不純物拡
散層の一部の上方に開口部を有する絶縁膜を、前記半導
体基板上に形成する工程と、前記絶縁膜の前、記開口部
内に前記絶縁膜の厚さより充分薄い金属層を形成する工
程と、前記金属層の下層部に、前記金1m層の材料とな
っている金属元素と化合することでバリヤメタル層を形
成可能な元素イオンを注入することによりバリヤメタル
層を形成する工程と、前記不純物拡散層に電気的に接続
されるべき配線層を、前記金属層及び前記絶縁膜上の所
定領域に形成する工程とを含んでいる。
上層部に不純物拡散層を形成する工程と、前記不純物拡
散層の一部の上方に開口部を有する絶縁膜を、前記半導
体基板上に形成する工程と、前記絶縁膜の前、記開口部
内に前記絶縁膜の厚さより充分薄い金属層を形成する工
程と、前記金属層の下層部に、前記金1m層の材料とな
っている金属元素と化合することでバリヤメタル層を形
成可能な元素イオンを注入することによりバリヤメタル
層を形成する工程と、前記不純物拡散層に電気的に接続
されるべき配線層を、前記金属層及び前記絶縁膜上の所
定領域に形成する工程とを含んでいる。
この発明においては、バリヤメタル層の形成を、金属層
の下層部に、この金属層の材料となっている金属元素と
化合することでバリヤメタル層を形成可能な元素イオン
を注入することで行うため、イオン注入エネルギーを適
当に選ぶことで、金属層の下層部に所定の厚さのバリヤ
メタル層を形成できる。
の下層部に、この金属層の材料となっている金属元素と
化合することでバリヤメタル層を形成可能な元素イオン
を注入することで行うため、イオン注入エネルギーを適
当に選ぶことで、金属層の下層部に所定の厚さのバリヤ
メタル層を形成できる。
第1図(a)〜(f)は各々この発明の一実施例である
コンタクトホールを金属層で埋込む半導体装置の製造方
法を示す断面図である。以下、同図を参照しつつその製
造方法の説明をする。
コンタクトホールを金属層で埋込む半導体装置の製造方
法を示す断面図である。以下、同図を参照しつつその製
造方法の説明をする。
まず、同図(a)に示すように、シリコン基板1の主面
上に、熱酸化法またはCVD法と、写真製版エツチング
等とを組合わせた工程により選択的にシリコン酸化膜2
を形成する。
上に、熱酸化法またはCVD法と、写真製版エツチング
等とを組合わせた工程により選択的にシリコン酸化膜2
を形成する。
次に、シリコン酸化膜2間のシリコン基板1内面にイオ
ン注入法、熱拡散法等により、同図(b)に示ずように
、不純物拡散層3を形成する。
ン注入法、熱拡散法等により、同図(b)に示ずように
、不純物拡散層3を形成する。
そして、シリコン酸化膜2及び不純物拡°r11層3上
全面をスパッタ法、CVO法などによりシリコン酸化膜
4で覆う。その後、同図(C)に示すように、写真製版
エツチングにより不純物拡散層3上の所望の領域にコン
タクトボール5を形成する。
全面をスパッタ法、CVO法などによりシリコン酸化膜
4で覆う。その後、同図(C)に示すように、写真製版
エツチングにより不純物拡散層3上の所望の領域にコン
タクトボール5を形成する。
次に、6フツ化タングステン等の金属ハ・ロゲン化物を
原材料ガスとして含む減圧CVD法等により金属層7を
同図(d)に示すように、コンタクトホール5中の不純
物拡散層3上にシリコン酸化膜4より充分薄く形成する
。
原材料ガスとして含む減圧CVD法等により金属層7を
同図(d)に示すように、コンタクトホール5中の不純
物拡散層3上にシリコン酸化膜4より充分薄く形成する
。
次に、イオン注入法により窒素イオンを金属層7に注入
することで、金属層7の下層部に金属窒化層8を形成す
る。その結果、不純物拡散層3上に下部金属層7a、金
属窒化層8.上部金属層7bの積層を形成する。なお、
注入エネルギーを適切に選ぶことで下部金属層7aは不
純物拡散層3とのシリサイド化が無視できる薄さに設定
でき、金属窒化層8は上部金属層7bと不純物拡散層3
とのシリサイド化防止が確実に果たせる程度のJ9さに
設定することかできる。また、シリコン酸化膜4より充
分薄い金属層7に対しイオン注入を行うため、このイオ
ン注入によりシリコン酸化膜4が損傷をきたすことはな
い。
することで、金属層7の下層部に金属窒化層8を形成す
る。その結果、不純物拡散層3上に下部金属層7a、金
属窒化層8.上部金属層7bの積層を形成する。なお、
注入エネルギーを適切に選ぶことで下部金属層7aは不
純物拡散層3とのシリサイド化が無視できる薄さに設定
でき、金属窒化層8は上部金属層7bと不純物拡散層3
とのシリサイド化防止が確実に果たせる程度のJ9さに
設定することかできる。また、シリコン酸化膜4より充
分薄い金属層7に対しイオン注入を行うため、このイオ
ン注入によりシリコン酸化膜4が損傷をきたすことはな
い。
次に、再び金属ハロゲン化物を用いた減圧CVD等によ
り導電性膜(例えばタングステン)を選択的に成長させ
ることでコンタクトホール5中の上部金属17b上に最
上部金属層9を埋込み、同図([)に示すようにシリコ
ン酸化膜4を平坦化する。
り導電性膜(例えばタングステン)を選択的に成長させ
ることでコンタクトホール5中の上部金属17b上に最
上部金属層9を埋込み、同図([)に示すようにシリコ
ン酸化膜4を平坦化する。
次に、金属層7a、金属窒化層8.金属層7b。
9を介して不純物拡散層3と電気的に接続されるアルミ
ニウム等の配線領域〈図示せず)をシリコン酸化膜4.
金属層9上に形成する。
ニウム等の配線領域〈図示せず)をシリコン酸化膜4.
金属層9上に形成する。
このように、イオン注入法により、不純物拡散層3と金
1a[7b間に両者3.7bのシリサイド化を確実に防
止できる厚さのバリヤメタル層となり1qる金属窒化層
8を形成することができるため、他の工程で高熱処理を
施しても不純物拡散層3の半導体特性が損われることは
ない。
1a[7b間に両者3.7bのシリサイド化を確実に防
止できる厚さのバリヤメタル層となり1qる金属窒化層
8を形成することができるため、他の工程で高熱処理を
施しても不純物拡散層3の半導体特性が損われることは
ない。
なお、上部金属層7bとシリコン酸化膜4間の段差が、
直接これら4.7b上に配線領域を形成しても、不純物
拡散層3と配線領域の電気的特性に支障をきたさない程
度であれば、最上部金属層9を形成する工程は省略でき
る。
直接これら4.7b上に配線領域を形成しても、不純物
拡散層3と配線領域の電気的特性に支障をきたさない程
度であれば、最上部金属層9を形成する工程は省略でき
る。
なお、この実施例では、バリヤメタル層として、窒素イ
オンをイオン注入し、金属窒化層8を形成する例を示し
たが、炭素イオン、ホウ素イオンを注入することで、バ
リヤメタル層を形成してもよい。また、イオン注入時に
シリコン基板1を所定の温度で加熱しながらイオン注入
を行ってもよい。
オンをイオン注入し、金属窒化層8を形成する例を示し
たが、炭素イオン、ホウ素イオンを注入することで、バ
リヤメタル層を形成してもよい。また、イオン注入時に
シリコン基板1を所定の温度で加熱しながらイオン注入
を行ってもよい。
また、この実施例では、金属層7a、7b、9としてタ
ングステンの例を示したが、モリブデンのように窒素等
のイオンと化合することでバリヤメタル層となる金属で
あれば代用できる。また、金属層7a、7bと9は異な
る物質であっても、導電性があればよくタンタルシリサ
イドのような硅化金属で金属層9を形成してもよい。
ングステンの例を示したが、モリブデンのように窒素等
のイオンと化合することでバリヤメタル層となる金属で
あれば代用できる。また、金属層7a、7bと9は異な
る物質であっても、導電性があればよくタンタルシリサ
イドのような硅化金属で金属層9を形成してもよい。
また、イオン注入後、熱処理を行うことで、窒化金属層
8の形成を促進させたり、結晶性の改善を図ってもよい
。さらに、下部金属層7aは、金属窒化層8形成後、熱
処理により硅化させてもよい。このとき、下部金属層7
aを充分薄くなるようにイオン注入条件を選択しである
ので、不純物拡散層i層3の半導体特性が悪化すること
はない。
8の形成を促進させたり、結晶性の改善を図ってもよい
。さらに、下部金属層7aは、金属窒化層8形成後、熱
処理により硅化させてもよい。このとき、下部金属層7
aを充分薄くなるようにイオン注入条件を選択しである
ので、不純物拡散層i層3の半導体特性が悪化すること
はない。
(発明の効果)
以上説明したように、この発明によれば、バリヤメタル
層の形成を、金属層の下層部に、この金属層の材料とな
っている金属元素と化合することでバリヤメタル層を形
成可能な元素イオンを注入することで行うため、イオン
注入エネルギーを適当に選ぶことで、金属層の下層部に
所定の厚さのバリヤメタル層を形成でき、不純物拡散層
と半導体基板材料との反応による電気的特性の劣化を充
分に防止することができる効果がある。
層の形成を、金属層の下層部に、この金属層の材料とな
っている金属元素と化合することでバリヤメタル層を形
成可能な元素イオンを注入することで行うため、イオン
注入エネルギーを適当に選ぶことで、金属層の下層部に
所定の厚さのバリヤメタル層を形成でき、不純物拡散層
と半導体基板材料との反応による電気的特性の劣化を充
分に防止することができる効果がある。
第1図(a)〜(「)は各々この発明の一実施例である
半導体装置の製造方法を示す断面図、第2図(a)”−
(d)は各々従来の半導体装置の製造方法を示す断面図
である。 図にJ3いて、1はシリコン基板、3は不純物拡散層、
4はシリコン酸化膜、5はコンタクトホール、7a、7
bは金属層、8は金属窒化層である。 なお、各図中同一符号は同一または相当部分を示す。
半導体装置の製造方法を示す断面図、第2図(a)”−
(d)は各々従来の半導体装置の製造方法を示す断面図
である。 図にJ3いて、1はシリコン基板、3は不純物拡散層、
4はシリコン酸化膜、5はコンタクトホール、7a、7
bは金属層、8は金属窒化層である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- (1)半導体基板上層部に不純物拡散層を形成する工程
と、 前記不純物拡散層の一部の上方に開口部を有する絶縁膜
を、前記半導体基板上に形成する工程と、前記絶縁膜の
前記開口部内に前記絶縁膜の厚さより充分薄い金属層を
形成する工程と、 前記金属層の下層部に、前記金属層の材料となっている
金属元素と化合することでバリヤメタル層を形成可能な
元素イオンを注入することによりバリヤメタル層を形成
する工程と、 前記不純物拡散層に電気的に接続されるべき配線層を、
前記金属層及び前記絶縁膜上の所定領域に形成する工程
とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14435288A JPH021923A (ja) | 1988-06-10 | 1988-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14435288A JPH021923A (ja) | 1988-06-10 | 1988-06-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021923A true JPH021923A (ja) | 1990-01-08 |
Family
ID=15360108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14435288A Pending JPH021923A (ja) | 1988-06-10 | 1988-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021923A (ja) |
-
1988
- 1988-06-10 JP JP14435288A patent/JPH021923A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243286B1 (ko) | 반도체 장치의 제조방법 | |
| KR910007099B1 (ko) | 반도체장치의 제조방법 | |
| JP3626058B2 (ja) | 半導体装置の製造方法 | |
| US4551908A (en) | Process of forming electrodes and interconnections on silicon semiconductor devices | |
| JPH07193024A (ja) | 半導体装置およびその製造方法 | |
| JPH021923A (ja) | 半導体装置の製造方法 | |
| JPH10189486A (ja) | 半導体装置及びその製造方法 | |
| JPH0855852A (ja) | 半導体装置及びその製造方法 | |
| JPH0283978A (ja) | 半導体装置 | |
| JPH05167007A (ja) | 半導体装置とその製造方法 | |
| EP0590652A2 (en) | Method of forming contact between diffused layer and wiring conductor semiconductor device | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| JP3065395B2 (ja) | 半導体素子の製造方法 | |
| US20020173132A1 (en) | Integrated circuit having an antifuse and a method of manufacture | |
| JPH02210833A (ja) | 半導体装置の製造方法 | |
| JP3120750B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01201940A (ja) | 半導体装置の電極配線形成方法 | |
| KR940009595B1 (ko) | 금속배선막 형성방법 | |
| JP2847790B2 (ja) | 相補型mosトランジスタの製造方法 | |
| JPH05267164A (ja) | ケイ化物とのシリコン接点を備えた集積回路 | |
| JP2840675B2 (ja) | 半導体装置の製造方法 | |
| KR0181961B1 (ko) | 반도체 장치의 접촉플러그 제조방법 | |
| JPS625657A (ja) | 半導体集積回路装置 |