JPH05267164A - ケイ化物とのシリコン接点を備えた集積回路 - Google Patents
ケイ化物とのシリコン接点を備えた集積回路Info
- Publication number
- JPH05267164A JPH05267164A JP4343915A JP34391592A JPH05267164A JP H05267164 A JPH05267164 A JP H05267164A JP 4343915 A JP4343915 A JP 4343915A JP 34391592 A JP34391592 A JP 34391592A JP H05267164 A JPH05267164 A JP H05267164A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- layer
- silicon
- metal silicide
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/30—Diffusion for doping of conductive or resistive layers
- H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】 （修正有）
【目的】金属ケイ化物とα：Ｓｉとの間に形成された電
気接点の低抵抗化を図る。 【構成】シリコン層３、金属ケイ化物層５、および誘電
体層７を形成する。パターン化された層７は、層５の特
定部分を露出する窓９を形成している。無定形シリコン
の層１１を、約５７５℃の再結晶温度未満の温度で堆積
させ、イオン埋め込みにより導電性を高くした区域１３
を形成する。この処理の後、他の誘電体層１５を堆積さ
せる。
気接点の低抵抗化を図る。 【構成】シリコン層３、金属ケイ化物層５、および誘電
体層７を形成する。パターン化された層７は、層５の特
定部分を露出する窓９を形成している。無定形シリコン
の層１１を、約５７５℃の再結晶温度未満の温度で堆積
させ、イオン埋め込みにより導電性を高くした区域１３
を形成する。この処理の後、他の誘電体層１５を堆積さ
せる。
Description
【０００１】
【産業上の利用分野】本発明は、シリコンとケイ化物と
の間の電気接点を有する集積回路の分野に関する。
の間の電気接点を有する集積回路の分野に関する。
【０００２】
【従来の技術】集積回路は、互いに接続する必要がある
多くのデバイスを有する。現在の回路は、すべての電気
的接続を同じ高さで行なうことができない様な大きさで
ある。むしろ、誘電体の層で互いに分離された異なった
高さで電気的接続を行なう。各高さ間は、誘電体をパタ
ーン化することにより、その下にある接続材料を露出す
る窓を形成し、その窓を導電性材料、等で充填すること
により接触させる。無論、接点は、フィールド効果トラ
ンジスターのソース／ジレン区域およびゲートに作られ
る接点の様に、他の理由によっても作られる。
多くのデバイスを有する。現在の回路は、すべての電気
的接続を同じ高さで行なうことができない様な大きさで
ある。むしろ、誘電体の層で互いに分離された異なった
高さで電気的接続を行なう。各高さ間は、誘電体をパタ
ーン化することにより、その下にある接続材料を露出す
る窓を形成し、その窓を導電性材料、等で充填すること
により接触させる。無論、接点は、フィールド効果トラ
ンジスターのソース／ジレン区域およびゲートに作られ
る接点の様に、他の理由によっても作られる。
【０００３】電気的な相互接続に使用されることが多い
材料は、ケイ化チタンの様な金属ケイ化物である。この
材料は、ポリシリコンよりも導電性が高く、ソース／ド
レン区域およびゲート構造にも使用されることが多い。
金属ケイ化物と共に使用するのが望ましい接点材料はポ
リシリコンであるが、これは安価で成形し易いためであ
る。代表的な製法では、ケイ化物を形成し、誘電体層を
堆積させ、パターン化し、下にあるケイ化物の特定部分
を露出させ、ポリシリコンを６００℃を超える温度で堆
積させる。ポリシリコン−ケイ化物接点に関しては、
Ｋ．ユズリハらによる論文、ＩＥＤＭ、１９９１、「大
セル比、低ノードリーク１６ＭビットＳＲＡＭセル」、
４８５〜４８８頁参照。この製法では、ヒ素などのドー
ピング剤を約１００Kev のエネルギーで埋め込み、導電
性を増加させ、一般的に約９００℃の温度で約２０秒
間、熱アニールし、ドーピング剤を活性化することもで
きる。続いて、ポリシリコンをパターン化し、および他
の誘電体を堆積させることが多い。この誘電体は、十分
な効率を得るために６００℃を超える温度で堆積させる
ことが多い。
材料は、ケイ化チタンの様な金属ケイ化物である。この
材料は、ポリシリコンよりも導電性が高く、ソース／ド
レン区域およびゲート構造にも使用されることが多い。
金属ケイ化物と共に使用するのが望ましい接点材料はポ
リシリコンであるが、これは安価で成形し易いためであ
る。代表的な製法では、ケイ化物を形成し、誘電体層を
堆積させ、パターン化し、下にあるケイ化物の特定部分
を露出させ、ポリシリコンを６００℃を超える温度で堆
積させる。ポリシリコン−ケイ化物接点に関しては、
Ｋ．ユズリハらによる論文、ＩＥＤＭ、１９９１、「大
セル比、低ノードリーク１６ＭビットＳＲＡＭセル」、
４８５〜４８８頁参照。この製法では、ヒ素などのドー
ピング剤を約１００Kev のエネルギーで埋め込み、導電
性を増加させ、一般的に約９００℃の温度で約２０秒
間、熱アニールし、ドーピング剤を活性化することもで
きる。続いて、ポリシリコンをパターン化し、および他
の誘電体を堆積させることが多い。この誘電体は、十分
な効率を得るために６００℃を超える温度で堆積させる
ことが多い。
【０００４】
【発明が解決しようとする課題】しかし、誘電体の開口
部中の材料を注意深く検査すると、スパイクが存在する
のが分かる。これらのスパイクの組成は確認されてはい
ないが、その主成分はケイ素であると考えられている。
その正確な組成に関係なく、これらのスパイクは電気的
接点の品質に悪影響を及ぼす。例えば、接点区域に与え
られる空間を減少させ、それによって接触抵抗を増加さ
せ、スパイクが高過ぎる場合は、その後に堆積させる誘
電体を突き抜け、電気的短絡を引き起こす。
部中の材料を注意深く検査すると、スパイクが存在する
のが分かる。これらのスパイクの組成は確認されてはい
ないが、その主成分はケイ素であると考えられている。
その正確な組成に関係なく、これらのスパイクは電気的
接点の品質に悪影響を及ぼす。例えば、接点区域に与え
られる空間を減少させ、それによって接触抵抗を増加さ
せ、スパイクが高過ぎる場合は、その後に堆積させる誘
電体を突き抜け、電気的短絡を引き起こす。
【０００５】
【課題を解決するための手段】本発明の集積回路の製造
方法では、α：シリコン（無定形シリコン）の層を再結
晶化温度未満の温度で堆積させることにより、金属ケイ
化物に対する電気接点を形成する。この温度は約５７５
℃である。代表的な実施形態では、誘電体層を堆積さ
せ、パターン化し、そのケイ化物の特定部分を露出させ
てから、α：Ｓｉを堆積させる。好ましい実施形態で
は、空間分布のピークがα：Ｓｉ−ケイ化物界面および
α：Ｓｉ表面から離れる様な物質でイオン埋め込みする
ことにより、α：Ｓｉの少なくともある部分の導電性を
増加させる。エネルギーは、α：Ｓｉの厚さに応じて選
択する。好ましくはＰを選択する。さらに別の実施形態
では、金属ケイ化物がケイ化チタンである。
方法では、α：シリコン（無定形シリコン）の層を再結
晶化温度未満の温度で堆積させることにより、金属ケイ
化物に対する電気接点を形成する。この温度は約５７５
℃である。代表的な実施形態では、誘電体層を堆積さ
せ、パターン化し、そのケイ化物の特定部分を露出させ
てから、α：Ｓｉを堆積させる。好ましい実施形態で
は、空間分布のピークがα：Ｓｉ−ケイ化物界面および
α：Ｓｉ表面から離れる様な物質でイオン埋め込みする
ことにより、α：Ｓｉの少なくともある部分の導電性を
増加させる。エネルギーは、α：Ｓｉの厚さに応じて選
択する。好ましくはＰを選択する。さらに別の実施形態
では、金属ケイ化物がケイ化チタンである。
【０００６】
【実施例】本発明を特別な実施形態で説明する。図１
に、基材１、シリコン層３、金属ケイ化物層５、および
誘電体層７を示す。層７はパターン形成され、層５の特
定部分を露出する窓９を形成している。基材の用語は、
一番下に位置し、他の材料を支持する材料を意味する。
したがって、これには、エピタキシャル層を含む、また
は含まないシリコンウエハー、堆積させた酸化物たはフ
ィールド酸化物の様な酸化物、等が含まれる。シリコン
層は、単結晶シリコンでもポリシリコンでもよく、ドー
ピングしてあってもドーピングしてなくてもよい。ケイ
化物は、ケイ化チタンを始めとする金属ケイ化物からな
る群から選択する。ケイ化物およびその下にあるシリコ
ンの機能は、局所的な相互接続、ソース／ドレン区域、
ゲート構造、等を含む。誘電体層の組成は重要ではな
く、堆積させ、パターン化し、ケイ化物層５の特定部分
を露出させる窓を形成することができる誘電体からな
る。図に示す構造は、当業者ならこれ以上説明すること
なく容易に製造することができる。
に、基材１、シリコン層３、金属ケイ化物層５、および
誘電体層７を示す。層７はパターン形成され、層５の特
定部分を露出する窓９を形成している。基材の用語は、
一番下に位置し、他の材料を支持する材料を意味する。
したがって、これには、エピタキシャル層を含む、また
は含まないシリコンウエハー、堆積させた酸化物たはフ
ィールド酸化物の様な酸化物、等が含まれる。シリコン
層は、単結晶シリコンでもポリシリコンでもよく、ドー
ピングしてあってもドーピングしてなくてもよい。ケイ
化物は、ケイ化チタンを始めとする金属ケイ化物からな
る群から選択する。ケイ化物およびその下にあるシリコ
ンの機能は、局所的な相互接続、ソース／ドレン区域、
ゲート構造、等を含む。誘電体層の組成は重要ではな
く、堆積させ、パターン化し、ケイ化物層５の特定部分
を露出させる窓を形成することができる誘電体からな
る。図に示す構造は、当業者ならこれ以上説明すること
なく容易に製造することができる。
【０００７】ここで、無定形シリコンの層１１を、約５
７５℃の再結晶温度未満の温度で堆積させる。この材料
は、説明上の理由からα：Ｓｉと呼ぶが、完全に無定形
ではない小さな区域も存在することがある。この材料は
良く知られており、当業者なら適切な堆積技術を選択す
ることができる。
７５℃の再結晶温度未満の温度で堆積させる。この材料
は、説明上の理由からα：Ｓｉと呼ぶが、完全に無定形
ではない小さな区域も存在することがある。この材料は
良く知られており、当業者なら適切な堆積技術を選択す
ることができる。
【０００８】ここで、半導体集積回路をさらに加工す
る。イオン埋め込みにより、区域１１の少なくともある
部分の導電性を増加させる。導電性を高くした区域を１
３で示す。無論、α：Ｓｉのすべてに埋め込む必要はな
く、埋め込まない区域は、例えば、抵抗素子またはコン
デンサー誘電体として使用できる。代表的なドーピング
剤はＰであり、厚さが１２００ のα：Ｓｉには５０Ke
v 未満のエネルギーで埋め込むが、一般的なエネルギー
は３５Kev である。ドーピング剤を活性化するには、埋
め込み後、急速な熱アニールを行なうとよい。アニール
温度は８００℃未満である。この処理の後、他の誘電体
層１５を堆積させる。得られる構造を図２に示す。
る。イオン埋め込みにより、区域１１の少なくともある
部分の導電性を増加させる。導電性を高くした区域を１
３で示す。無論、α：Ｓｉのすべてに埋め込む必要はな
く、埋め込まない区域は、例えば、抵抗素子またはコン
デンサー誘電体として使用できる。代表的なドーピング
剤はＰであり、厚さが１２００ のα：Ｓｉには５０Ke
v 未満のエネルギーで埋め込むが、一般的なエネルギー
は３５Kev である。ドーピング剤を活性化するには、埋
め込み後、急速な熱アニールを行なうとよい。アニール
温度は８００℃未満である。この処理の後、他の誘電体
層１５を堆積させる。得られる構造を図２に示す。
【０００９】シリコンを再結晶温度未満で堆積させた方
が、再結晶温度を超える温度で堆積させるよりも、観察
されるスパイクは少なく、５５０℃未満の温度ではスパ
イクは観察されなかった。より高い温度でシリコンを堆
積させるよりも、シリコンとケイ化物との間の電気的接
触は優れていた。スパイク成長が抑制される理由は確認
されていないが、下記の考察により説明できると考えら
れる。ケイ化物層は、その上に来る誘電体層を６００未
満を超える温度で堆積させ、次いでパターン化して窓の
中にケイ化物の部分を露出させた後は、不均一であると
考えられる。この不均一性は、その上の誘電体の堆積お
よび窓の腐食の後の厚さの様な、層の特性における変動
である場合がある。また、高温もケイ化物の凝集を引き
起こす様である。さらに、ケイ化物形成の工程もある程
度の特性変化を引き起こすことがある。いずれの場合
も、ポリシリコンの堆積が開始すると、シリコンまたは
シリコンの多い区域が露出される。スパイクは、ポリシ
リコン堆積の際の固相エピタキシャル成長の結果である
と推定される。さらに、イオン埋め込み工程は、前に述
べたＡｓ埋め込みの場合に一般的である様に、埋め込み
分布の空間的なピークが界面の近くにある場合、ポリシ
リコン−ケイ化物界面近くのポリシリコンの構造に影響
することがある。さらに、急速な熱アニールまたは誘電
体層の堆積の際に固相のエピタキシャル成長が起こるこ
ともある。
が、再結晶温度を超える温度で堆積させるよりも、観察
されるスパイクは少なく、５５０℃未満の温度ではスパ
イクは観察されなかった。より高い温度でシリコンを堆
積させるよりも、シリコンとケイ化物との間の電気的接
触は優れていた。スパイク成長が抑制される理由は確認
されていないが、下記の考察により説明できると考えら
れる。ケイ化物層は、その上に来る誘電体層を６００未
満を超える温度で堆積させ、次いでパターン化して窓の
中にケイ化物の部分を露出させた後は、不均一であると
考えられる。この不均一性は、その上の誘電体の堆積お
よび窓の腐食の後の厚さの様な、層の特性における変動
である場合がある。また、高温もケイ化物の凝集を引き
起こす様である。さらに、ケイ化物形成の工程もある程
度の特性変化を引き起こすことがある。いずれの場合
も、ポリシリコンの堆積が開始すると、シリコンまたは
シリコンの多い区域が露出される。スパイクは、ポリシ
リコン堆積の際の固相エピタキシャル成長の結果である
と推定される。さらに、イオン埋め込み工程は、前に述
べたＡｓ埋め込みの場合に一般的である様に、埋め込み
分布の空間的なピークが界面の近くにある場合、ポリシ
リコン−ケイ化物界面近くのポリシリコンの構造に影響
することがある。さらに、急速な熱アニールまたは誘電
体層の堆積の際に固相のエピタキシャル成長が起こるこ
ともある。
【００１０】５７５℃未満の温度でシリコン堆積させる
ことにより、固相のエピタキシャル成長がエネルギー的
に不十分になり、接触区域を顕微鏡観察する時に目に見
える程のスパイクが形成されなくなる。より低い埋め込
みエネルギーおよびより軽い物質、ＡｓよりもＰを選択
することにより、シリコン−ケイ化物界面およびα：Ｓ
ｉ表面の近くの材料に対する損傷が少なくなる。埋め込
み分布の空間的ピークがα：Ｓｉ−ケイ化物界面および
α：Ｓｉ表面から離れる様に、埋め込む物質およびその
エネルギーを選択するのが望ましい。無論、ドーピング
剤が浅過ぎない様に、エネルギーは十分に高くなければ
ならない。ドーピング剤が浅過ぎると、アニールの際に
蒸発することがある。界面近くの損傷が少なくなると、
固相のエピタキシャル成長がエネルギー的に不十分にな
る。
ことにより、固相のエピタキシャル成長がエネルギー的
に不十分になり、接触区域を顕微鏡観察する時に目に見
える程のスパイクが形成されなくなる。より低い埋め込
みエネルギーおよびより軽い物質、ＡｓよりもＰを選択
することにより、シリコン−ケイ化物界面およびα：Ｓ
ｉ表面の近くの材料に対する損傷が少なくなる。埋め込
み分布の空間的ピークがα：Ｓｉ−ケイ化物界面および
α：Ｓｉ表面から離れる様に、埋め込む物質およびその
エネルギーを選択するのが望ましい。無論、ドーピング
剤が浅過ぎない様に、エネルギーは十分に高くなければ
ならない。ドーピング剤が浅過ぎると、アニールの際に
蒸発することがある。界面近くの損傷が少なくなると、
固相のエピタキシャル成長がエネルギー的に不十分にな
る。
【００１１】当業者には、上記の実施形態の変形は容易
である。例えば、単一の高さのみにおける接点形成を説
明したが、上記の方法は２つ以上の高さで使用すること
ができる。
である。例えば、単一の高さのみにおける接点形成を説
明したが、上記の方法は２つ以上の高さで使用すること
ができる。
【図１】本発明の製造の幾つかの工程における集積回路
の断面図である。分かり易くするために、図に示す部品
は実寸ではない。
の断面図である。分かり易くするために、図に示す部品
は実寸ではない。
【図２】本発明の製造の幾つかの工程における集積回路
の断面図である。分かり易くするために、図に示す部品
は実寸ではない。
の断面図である。分かり易くするために、図に示す部品
は実寸ではない。
１ 基材 ３ シリコン層 ５ 金属ケイ化物層 ７、１５ 誘電体層９ 窓 １１ 無定形シリコンの層１３ 導電性を高くした区域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クオ−ファ リー アメリカ合衆国 18106 ペンシルヴァニ ア，ウェスコスヴィル，カントリー クラ ブ ロード 1308 (72)発明者 チェン−ファ ダグラス ユー アメリカ合衆国 18103 ペンシルヴァニ ア，アレンタウン，ヒルヴュー ドライヴ 1019
Claims (8)
- 【請求項１】 集積回路の製造方法であって、金属ケイ
化物の層（例えば５）を形成する工程、前記金属ケイ化
物（例えば５）の上にα：Ｓｉの層（例えば１１）を再
結晶化温度未満の温度で堆積させる工程、および空間分
布のピークがα：Ｓｉ−ケイ化物（例えば１１、５）界
面およびα：Ｓｉ表面から離れる様な物質でイオン埋め
込みすることにより、α：Ｓｉ（例えば１１）の少なく
ともある特定の部分の導電性を増加させる工程からなる
ことを特徴とする方法。 - 【請求項２】 請求項１の方法において、さらに、前記
α：Ｓｉ（例えば１１）を堆積させる前に、誘電体から
なる層（例えば７）を堆積させ、パターン化する工程を
含むことを特徴とする方法。 - 【請求項３】 請求項２の方法において、前記物質が、
ＰおよびＡｓからなる群から選択される少なくとも１種
類の物質であることを特徴とする方法。 - 【請求項４】 請求項３の方法において、前記物質がＰ
であることを特徴とする方法。 - 【請求項５】 請求項３の方法において、さらに、急速
熱アニールによりアニールする工程を含むことを特徴と
する方法。 - 【請求項６】 請求項５の方法において、前記急速熱ア
ニールを９００℃未満の温度で行なうことを特徴とする
方法。 - 【請求項７】 請求項１の方法において、前記金属ケイ
化物（例えば５）がケイ化チタンであることを特徴とす
る方法。 - 【請求項８】 請求項１の方法において、前記金属ケイ
化物の層（例えば５）がポリシリコン（例えば３）上に
形成されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/814,952 US5591674A (en) | 1991-12-30 | 1991-12-30 | Integrated circuit with silicon contact to silicide |
| US814952 | 1991-12-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267164A true JPH05267164A (ja) | 1993-10-15 |
Family
ID=25216445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4343915A Withdrawn JPH05267164A (ja) | 1991-12-30 | 1992-12-24 | ケイ化物とのシリコン接点を備えた集積回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5591674A (ja) |
| EP (1) | EP0550171B1 (ja) |
| JP (1) | JPH05267164A (ja) |
| DE (1) | DE69214792T2 (ja) |
| ES (1) | ES2093218T3 (ja) |
| HK (1) | HK215596A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016012152A (ja) * | 2015-10-20 | 2016-01-21 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2319658B (en) * | 1996-09-21 | 2001-08-22 | United Microelectronics Corp | Method of fabricating a word line |
| WO2001093326A1 (en) * | 2000-05-31 | 2001-12-06 | Infineon Technologies North America Corp. | Process for forming doped epitaxial silicon on a silicon substrate |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4569121A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer |
| US4569122A (en) * | 1983-03-09 | 1986-02-11 | Advanced Micro Devices, Inc. | Method of forming a low resistance quasi-buried contact |
| US4523370A (en) * | 1983-12-05 | 1985-06-18 | Ncr Corporation | Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction |
| US4581623A (en) * | 1984-05-24 | 1986-04-08 | Motorola, Inc. | Interlayer contact for use in a static RAM cell |
| US4727045A (en) * | 1986-07-30 | 1988-02-23 | Advanced Micro Devices, Inc. | Plugged poly silicon resistor load for static random access memory cells |
| JPH01196863A (ja) * | 1988-02-02 | 1989-08-08 | Seiko Epson Corp | 半導体装置 |
| JPH01241168A (ja) * | 1988-03-23 | 1989-09-26 | Hitachi Ltd | バイポーラトランジスタおよびその製造方法 |
| JP2695185B2 (ja) * | 1988-05-02 | 1997-12-24 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
| US5010037A (en) * | 1988-10-14 | 1991-04-23 | California Institute Of Technology | Pinhole-free growth of epitaxial CoSi2 film on Si(111) |
| US4963506A (en) * | 1989-04-24 | 1990-10-16 | Motorola Inc. | Selective deposition of amorphous and polycrystalline silicon |
| JPH02288361A (ja) * | 1989-04-28 | 1990-11-28 | Seiko Epson Corp | 半導体装置 |
-
1991
- 1991-12-30 US US07/814,952 patent/US5591674A/en not_active Expired - Lifetime
-
1992
- 1992-12-10 ES ES92311249T patent/ES2093218T3/es not_active Expired - Lifetime
- 1992-12-10 EP EP92311249A patent/EP0550171B1/en not_active Expired - Lifetime
- 1992-12-10 DE DE69214792T patent/DE69214792T2/de not_active Expired - Fee Related
- 1992-12-24 JP JP4343915A patent/JPH05267164A/ja not_active Withdrawn
-
1996
- 1996-12-19 HK HK215596A patent/HK215596A/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016012152A (ja) * | 2015-10-20 | 2016-01-21 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| HK215596A (en) | 1996-12-27 |
| DE69214792T2 (de) | 1997-02-20 |
| EP0550171B1 (en) | 1996-10-23 |
| ES2093218T3 (es) | 1996-12-16 |
| EP0550171A3 (en) | 1993-09-08 |
| DE69214792D1 (de) | 1996-11-28 |
| EP0550171A2 (en) | 1993-07-07 |
| US5591674A (en) | 1997-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5346836A (en) | Process for forming low resistance contacts between silicide areas and upper level polysilicon interconnects | |
| US5491365A (en) | Self-aligned ion implanted transition metal contact diffusion barrier apparatus | |
| US4551908A (en) | Process of forming electrodes and interconnections on silicon semiconductor devices | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| US6512296B1 (en) | Semiconductor structure having heterogenous silicide regions having titanium and molybdenum | |
| US4966868A (en) | Process for selective contact hole filling including a silicide plug | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPH07112062B2 (ja) | Ｍｏｓ集積回路デバイスの製作 | |
| JPH0564456B2 (ja) | ||
| JPH0750276A (ja) | 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法 | |
| US5683920A (en) | Method for fabricating semiconductor devices | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| US6239015B1 (en) | Semiconductor device having polysilicon interconnections and method of making same | |
| JPH05267164A (ja) | ケイ化物とのシリコン接点を備えた集積回路 | |
| JPH0467671A (ja) | 半導体装置の製造方法 | |
| JPH1093077A (ja) | 半導体装置とその製造方法 | |
| JP2000077549A5 (ja) | ||
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| JP3651901B2 (ja) | 横型バイポーラトランジスタの製造方法 | |
| JPH02203565A (ja) | 半導体装置及びその製造方法 | |
| JPH03175626A (ja) | 集積回路およびその製法 | |
| JPS6259468B2 (ja) | ||
| KR100354278B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0127581B2 (ja) | ||
| KR100447992B1 (ko) | 반도체소자의게이트전극형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |