JPH02210833A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02210833A
JPH02210833A JP3151189A JP3151189A JPH02210833A JP H02210833 A JPH02210833 A JP H02210833A JP 3151189 A JP3151189 A JP 3151189A JP 3151189 A JP3151189 A JP 3151189A JP H02210833 A JPH02210833 A JP H02210833A
Authority
JP
Japan
Prior art keywords
film
titanium nitride
contact hole
tungsten
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3151189A
Other languages
English (en)
Inventor
Keiichiro Uda
啓一郎 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3151189A priority Critical patent/JPH02210833A/ja
Publication of JPH02210833A publication Critical patent/JPH02210833A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に微細化され
た半導体素子の高アスペクト比のコンタクト部に、高精
度に、信頼性、耐熱性のある金属膜を埋め込む方法に関
する。
〔従来の技術〕
半導体装置の微細化、高密度化に伴い、素子の電気特性
の高信頼化が強く求められている。素子間を結合する技
術、あるいは素子のコンタクト孔に金属膜を埋め込む配
線技術としては、従来蒸着法、あるいはスパッタ法等が
用いられていた。
〔発明が解決しようとする課題〕
しかるに、上述した従来の方法により微細化された高ア
スペクト比のスルーホール部を金属膜で埋め込もうとし
た場合、該スルーホール部は完全には埋め込まれず、ス
ルーホール段部において該金属膜の切断が生じ、素子の
信頼性を著しく低下させていた。そこで最近金属膜をC
VD法で堆積して配線切れを防止しようという研究がな
されるようになった。ところが下地がSi基板等の拡散
層の場合には、高融点金属膜堆積後の高温熱処理工程に
おいて高融点金属膜は半導体拡散層と激しいシリサイド
化反応を生じ、コンタクトを破壊するという欠点があっ
た。また拡散層中のドーパントが熱処理を施すことによ
り高融点金属中に拡散することによりコンタクト抵抗が
増大するという欠点もあった。
本発明の目的はこれらの欠点を除去し、金属と半導体間
で相互拡散の生じない、電気的に低抵抗で安全な半導体
装置の製造方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明による半導体装置の製
造方法は、半導体素子の拡散層上に絶縁膜を形成し、そ
の絶縁膜の一部に開口したコンタクト孔に金属を埋め込
む半導体装置の製造方法において、フォトレジストをマ
スクに薄い窒化チタン膜を全面に形成する工程と、その
上から該窒化チタン膜中に酸素イオンを高濃度にイオン
注入する工程と、リフトオフ法により窒化チタン膜を該
コンタクト孔の中にのみ残す工程と1選択タングステン
CVD法により該窒化チタン上にのみタングステン膜を
形成する工程と、その上を通る金属配線を形成する工程
とを具備するものである。
〔実施例〕
次に1本発明について図面を参照して説明する。
第1図(a)、 (b)、 (c)は本発明の一実施例
を説明するための工程を工程順に示す断面図である。
まず、第1図(a)に示すように、半導体素子が形成さ
れた3−15Ωlのシリコン基板11上に絶縁膜12を
形成する。しかる後に絶縁膜12の所望の領域にリソグ
ラフィ工程を通して、フォトレジスト13をマスクに絶
縁膜12のバターニングを行い、コンタクト孔14を開
孔する0次に第1図(b)に示したようにレジスト13
を残した状態で全面にヒ素等のドーパントをイオン注入
し、拡散層15を形成する。
この拡散層は予め形成しておいたものを使用してもよい
。その後、バリアメタルとして300−2000人の窒
化チタン膜16をスパッタ法で全面に形成する。
次に拡散に対するバリア効果を高めるためにその上から
該窒化チタン膜16中に1OE16/aJ以上の酸素イ
オン注入17をシリコン基板との界面近傍に高濃度にイ
オン注入する。その後、リフトオフ法によリコンタクト
孔14の底部の半導体基板11上にのみ該窒化チタン膜
16を残し、残りの金属膜は除去する1次に、注入され
たイオンの活性化を行うため+1100−900°Cの
熱処理を施す、この状態でタングステン膜成長前のバリ
ア膜の形成が完成する。この酸素イオン注入17の注入
により形成した窒化チタンの効果により極めて優れた電
気特性が実現できる。引き続き第1図(c)に示したよ
うに選択w −cv。
法を用いてコンタクト孔内にだけ0.3−1.5pのタ
ングステン膜18をコンタクト孔の上部まで埋め込む6
次に、アルミ膜、又はタングステン膜等の金属膜をスパ
ッタ法により半導体基板上に全面に形成した後、パター
ニングして、上部配線層19を形成する。このようにし
、て作製された窒化チタン、タングステンの二層の埋め
込み構造からなる金属層は、コンタクト孔の下部に形成
された窒化チタン膜16のバリア効果により配線形成後
の800−900℃程度の高温の熱処理にも耐えること
ができる。
以上、素子のコンタクト孔を高融点金属膜で埋め込む耐
熱素子の場合に関して述べたが1本発明は通常のアルミ
ニウム配線の場合にも適用される。
この場合には、埋め込む金属がタングステンに代り、ア
ルミニウムになるがコンタクト孔の下部に形成する金属
は上述した窒化チタン膜の他にタングステン、モリブデ
ン、チタン等の高融点金属でもよい0本構造の素子では
、従来アルミニウムとシリコンの間で問題になっていた
アロイスパイクや元素の相互拡散等のマイグレーション
問題が解決することにより素子の長期信頼性が飛躍的に
向上する。
本発明の方法により形成された配線は通常のLSIの作
製工程に従い最終工程へと進められ、高信頼性の配線を
具備した集積回路が完成する。
尚、実施例では高融点金属としてタングステン膜を用い
たが、モリブデン、タンタル等の高融点金属膜あるいは
低温で使用するデバイスの場合にはアルミニウムを用い
てもよい、また、アルミニウムの場合にはバリアメタル
としてタングステン。
モリブデン等の高融点金属の他それらのシリサイドを用
いてもよい。
〔発明の効果〕
以上、説明したように本発明によれば、半導体基板上の
コンタクト孔に二層構造の金属層を形成することにより
、安定で高信頼性の配線構造を得ることができ、集積回
路の設計、製造に多大な効果がある。
【図面の簡単な説明】
第1図(a) 、 (b) 、 (c)は本発明の一実
施例を工程順に示す断面図である。

Claims (1)

    【特許請求の範囲】
  1. (1)半導体素子の拡散層上に絶縁膜を形成し、その絶
    縁膜の一部に開口したコンタクト孔に金属を埋め込む半
    導体装置の製造方法において、フォトレジストをマスク
    に薄い窒化チタン膜を全面に形成する工程と、その上か
    ら該窒化チタン膜中に酸素イオンを高濃度にイオン注入
    する工程と、リフトオフ法により窒化チタン膜を該コン
    タクト孔の中にのみ残す工程と、選択タングステンCV
    D法により該窒化チタン上にのみタングステン膜を形成
    する工程と、その上を通る金属配線を形成する工程とを
    具備することを特徴とする半導体装置の製造方法。
JP3151189A 1989-02-10 1989-02-10 半導体装置の製造方法 Pending JPH02210833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3151189A JPH02210833A (ja) 1989-02-10 1989-02-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3151189A JPH02210833A (ja) 1989-02-10 1989-02-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02210833A true JPH02210833A (ja) 1990-08-22

Family

ID=12333237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3151189A Pending JPH02210833A (ja) 1989-02-10 1989-02-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02210833A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium
US5379718A (en) * 1992-12-25 1995-01-10 Sharp Kabushiki Kaisha Method for forming a titanium thin film
US5700717A (en) * 1995-11-13 1997-12-23 Vlsi Technology, Inc. Method of reducing contact resistance for semiconductor manufacturing processes using tungsten plugs

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium
US5379718A (en) * 1992-12-25 1995-01-10 Sharp Kabushiki Kaisha Method for forming a titanium thin film
US5700717A (en) * 1995-11-13 1997-12-23 Vlsi Technology, Inc. Method of reducing contact resistance for semiconductor manufacturing processes using tungsten plugs

Similar Documents

Publication Publication Date Title
EP0097848B1 (en) Method for manufacturing semiconductor device
US5541434A (en) Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device
JP2578193B2 (ja) 半導体素子の製造方法
KR19980072437A (ko) 반도체 장치의 제조방법
JPS63127551A (ja) 半導体装置の製造方法
JPH07120653B2 (ja) モノリシック集積回路の製造方法
JPH02210833A (ja) 半導体装置の製造方法
JPH02170424A (ja) 半導体装置の製造方法
JPH0283978A (ja) 半導体装置
JPS62145774A (ja) 半導体装置
JPH03292765A (ja) 半導体装置の製造方法
JPH0586653B2 (ja)
JP3038875B2 (ja) 半導体装置の製造方法
KR100186985B1 (ko) 반도체 소자의 콘택홀 매립 금속배선 형성방법
JPH04113655A (ja) 半導体装置およびその製造方法
JP2940986B2 (ja) 半導体装置の製造方法
JPH05267164A (ja) ケイ化物とのシリコン接点を備えた集積回路
JPH02215131A (ja) 半導体装置の製造方法
JPS62200747A (ja) 半導体装置の製造方法
KR100222124B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH05217940A (ja) 半導体装置の製造方法
JPS63289855A (ja) 半導体装置
JPH021923A (ja) 半導体装置の製造方法
JPH03187226A (ja) 半導体装置の製造方法
JPH01286364A (ja) 半導体装置の製造方法