JPH02193276A - マイクロコンピュータ内蔵の半導体装置 - Google Patents
マイクロコンピュータ内蔵の半導体装置Info
- Publication number
- JPH02193276A JPH02193276A JP1028429A JP2842989A JPH02193276A JP H02193276 A JPH02193276 A JP H02193276A JP 1028429 A JP1028429 A JP 1028429A JP 2842989 A JP2842989 A JP 2842989A JP H02193276 A JPH02193276 A JP H02193276A
- Authority
- JP
- Japan
- Prior art keywords
- address
- storage means
- microcomputer
- display
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000002457 bidirectional effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータ内蔵の半導体装置にお
ける、表示用記憶手段のアドレス切換えに関する。
ける、表示用記憶手段のアドレス切換えに関する。
本発明は、マイクロコンピュータ内蔵の半導体装置にお
いて、表示用記憶手段のアドレスを結線によって切換え
、ランダムアクセスメモリと同一のアドレスに配置する
かあるいは異なるアドレスに配置するかの選択を可能と
するものである。
いて、表示用記憶手段のアドレスを結線によって切換え
、ランダムアクセスメモリと同一のアドレスに配置する
かあるいは異なるアドレスに配置するかの選択を可能と
するものである。
従来のマイクロコンピュータ内蔵の半導体装置は、第２
図に示すように、マイクロコンピュータ部（２０１〜２
０４．２０８）と、アドレス選択手段２０７、記憶手段
２０５、表示手段２０６によって構成される。
図に示すように、マイクロコンピュータ部（２０１〜２
０４．２０８）と、アドレス選択手段２０７、記憶手段
２０５、表示手段２０６によって構成される。
まず、中央処理ユニット２０３がリードオンリーメモリ
２０４から与えられるプログラムを受は取り内容が表示
をする命令であれば、中央処理ユニット２０３がアドレ
ス信号線２０８に、記憶手段２０５が割付けられたアド
レスデータを出力し、双方向データ母線２０１を経由し
て表示データを出力する。この時、アドレス信号線２０
８に出力されたアドレスデータをアドレス選択手段２０
７でデコードするため、記憶手段２０５に表示データが
書き込まれ、表示手段２０６によって表示される。
２０４から与えられるプログラムを受は取り内容が表示
をする命令であれば、中央処理ユニット２０３がアドレ
ス信号線２０８に、記憶手段２０５が割付けられたアド
レスデータを出力し、双方向データ母線２０１を経由し
て表示データを出力する。この時、アドレス信号線２０
８に出力されたアドレスデータをアドレス選択手段２０
７でデコードするため、記憶手段２０５に表示データが
書き込まれ、表示手段２０６によって表示される。
以上が、従来の半導体装置の構成および動作である。
しかし、前述の従来の技術では、表示用記憶手段をラン
ダムアクセスメモリと同一のアドレスに配置した場合、
ランダムアクセスメモリの重複するアドレス領域が表示
用領域として専有され、その領域分、格納するデータを
低減させなければならなかった。
ダムアクセスメモリと同一のアドレスに配置した場合、
ランダムアクセスメモリの重複するアドレス領域が表示
用領域として専有され、その領域分、格納するデータを
低減させなければならなかった。
また、ランダムアクセスメモリと異なるアドレスに配置
した場合、表示データの読み出しを可能とするには装置
が繁雑になり、その結果製造コストに大きな影響を与え
るという以上２つ課題があった。
した場合、表示データの読み出しを可能とするには装置
が繁雑になり、その結果製造コストに大きな影響を与え
るという以上２つ課題があった。
本発明のマイクロコンピュータ内蔵の半導体装置は、
ａ）データをやり取りする双方向データ母線と、前記デ
ータ母線に結合されるランダムアクセスメモリと、前記
データ母線と前記ランダムアクセスメモリとに結合され
、演算機能の実行とコンピュータの動作の制御とを行う
中央処理ユニッＩ・と、前記中央処理ユニットに結合さ
れ、コンピュータの動作を決定するプログラムを蓄積す
るリードオンリーメモリとからなるマイクロコンピュー
タ部と、 ｂ）前記マイクロコンピュ−タ部の双方向データ母線に
結合され、外部への表示データを記憶する記憶手段と、 Ｃ）前記記憶手段に結合される表示手段と、ｄ）前記マ
イクロコンピュータ部と前記記憶手段との間に位置し、
前記記憶手段のアドレスを選択するアドレス選択手段お
よびアドレス信号線と、ｅ）前記アドレス選択手段が選
択するアドレスを切換え可能とする選択手段を有するこ
とを特徴とする。
ータ母線に結合されるランダムアクセスメモリと、前記
データ母線と前記ランダムアクセスメモリとに結合され
、演算機能の実行とコンピュータの動作の制御とを行う
中央処理ユニッＩ・と、前記中央処理ユニットに結合さ
れ、コンピュータの動作を決定するプログラムを蓄積す
るリードオンリーメモリとからなるマイクロコンピュー
タ部と、 ｂ）前記マイクロコンピュ−タ部の双方向データ母線に
結合され、外部への表示データを記憶する記憶手段と、 Ｃ）前記記憶手段に結合される表示手段と、ｄ）前記マ
イクロコンピュータ部と前記記憶手段との間に位置し、
前記記憶手段のアドレスを選択するアドレス選択手段お
よびアドレス信号線と、ｅ）前記アドレス選択手段が選
択するアドレスを切換え可能とする選択手段を有するこ
とを特徴とする。
以下、本発明について実施例に基づき、詳細に説明する
。
。
第１図は、本発明のマイクロコンピュータ内蔵の半導体
装置のブロック図である。１０１はデータをやり取りす
る双方向データ母線。１０２は双方向データ母線１０１
に結合されるランダムアクセスメモリ。１０３は双方向
データ母線１０１とランダムアクセスメモリ１０２に結
合され、演算機能の実行とコンピュータの動作の制御と
を行う中央処理ユニット。１０４は中央処理ユニット１
０３に結合され、コンピュータの動作を決定するプログ
ラムを蓄積するリードオンリーメモリ、１０５は双方向
データ母線１０１に結合され、外部への表示データを記
憶する記憶手段。１０６は記憶手段１０５に結合される
表示手段。１０７は中央処理ユニッｌ−１０３と記憶手
段１０５との間に位置し、記憶手段１０５のアドレスを
選択するアドレス選択手段。１０８は中央処理ユニット
１０３からのアドレス信号線。１０９はアドレス選択手
段１０７が選択するアドレスをアドレス信号線１０８の
結線にて切換え可能とする選択スイッチ。
装置のブロック図である。１０１はデータをやり取りす
る双方向データ母線。１０２は双方向データ母線１０１
に結合されるランダムアクセスメモリ。１０３は双方向
データ母線１０１とランダムアクセスメモリ１０２に結
合され、演算機能の実行とコンピュータの動作の制御と
を行う中央処理ユニット。１０４は中央処理ユニット１
０３に結合され、コンピュータの動作を決定するプログ
ラムを蓄積するリードオンリーメモリ、１０５は双方向
データ母線１０１に結合され、外部への表示データを記
憶する記憶手段。１０６は記憶手段１０５に結合される
表示手段。１０７は中央処理ユニッｌ−１０３と記憶手
段１０５との間に位置し、記憶手段１０５のアドレスを
選択するアドレス選択手段。１０８は中央処理ユニット
１０３からのアドレス信号線。１０９はアドレス選択手
段１０７が選択するアドレスをアドレス信号線１０８の
結線にて切換え可能とする選択スイッチ。
以上によって本発明のマイクロコンピュータ内蔵の半導
体装置が構成される。
体装置が構成される。
まず、中央処理ユニット１０３がリードオンリーメモリ
１０４から与えられるプログラムを受は取り内容が表示
をする命令であれば、アドレス信号線１０８に記憶手段
１０５の割付けられたアドレスデータを出力し、双方向
データ母線１０１に表示データを出力する。さらに前記
アドレス信号線１０８に出力されたアドレスデータは一
部の信号線が選択スイッチ１０９を経由して、アドレス
選択手段１０７に入力され、記憶手段１０５をデコード
する信号を発生する。次に前記信号によって記憶手段１
０５が書き込み許可となり、双方向データ母線１０１上
の表示データが書き込まれ、表示手段１０６によって実
際に表示される。
１０４から与えられるプログラムを受は取り内容が表示
をする命令であれば、アドレス信号線１０８に記憶手段
１０５の割付けられたアドレスデータを出力し、双方向
データ母線１０１に表示データを出力する。さらに前記
アドレス信号線１０８に出力されたアドレスデータは一
部の信号線が選択スイッチ１０９を経由して、アドレス
選択手段１０７に入力され、記憶手段１０５をデコード
する信号を発生する。次に前記信号によって記憶手段１
０５が書き込み許可となり、双方向データ母線１０１上
の表示データが書き込まれ、表示手段１０６によって実
際に表示される。
記憶手段１０５の割付けられるアドレスは、アドレス選
択手段１０７によって決定されるが、選択スイッチ１０
９でアドレス信号線１０８の結線を切換えるため、記憶
手段１０５のアドレスの割付けが、ランダムアクセスメ
モリ１０２と重複するアドレスに配置するか、異なるア
ドレスに配置するかの選択が可能となる。
択手段１０７によって決定されるが、選択スイッチ１０
９でアドレス信号線１０８の結線を切換えるため、記憶
手段１０５のアドレスの割付けが、ランダムアクセスメ
モリ１０２と重複するアドレスに配置するか、異なるア
ドレスに配置するかの選択が可能となる。
また、選択スイッチ１０９はマスクの配線を切換える方
式と、トランジスタのスイッチを中央処理ユニット１０
３からのプログラマブル制御によって切換える方式との
２方式が考えられるが、両方式とも当然、本発明の実施
例として含まれる。
式と、トランジスタのスイッチを中央処理ユニット１０
３からのプログラマブル制御によって切換える方式との
２方式が考えられるが、両方式とも当然、本発明の実施
例として含まれる。
以上述べたように、本発明では従来固定されていた記憶
手段のアドレスを選択スイッチによってランダムアクセ
スメモリと重複するアドレスに配置するか、異なるアド
レスに配置するかの選択が可能で、この結果重複するア
ドレスに配置した場合、記憶手段に表示データを書き込
むと同時にランダムアクセスメモリにも同じ表示データ
が書き込まれ、ランダムアクセスメモリを読み出せば等
価的に書き込んだ表示データの読み出しが可能となる。
手段のアドレスを選択スイッチによってランダムアクセ
スメモリと重複するアドレスに配置するか、異なるアド
レスに配置するかの選択が可能で、この結果重複するア
ドレスに配置した場合、記憶手段に表示データを書き込
むと同時にランダムアクセスメモリにも同じ表示データ
が書き込まれ、ランダムアクセスメモリを読み出せば等
価的に書き込んだ表示データの読み出しが可能となる。
また異なるアドレスに配置した場合、前記の重複する配
置のようにランダムアクセスメモリの一部が表示用領域
として専有されることがなく、格納するデータを増加さ
せることが可能となる。この場合、表示データの読み出
しは不可能となるが、装置繁雑化による製造コストの増
加をさけることができる。
置のようにランダムアクセスメモリの一部が表示用領域
として専有されることがなく、格納するデータを増加さ
せることが可能となる。この場合、表示データの読み出
しは不可能となるが、装置繁雑化による製造コストの増
加をさけることができる。
よって表示データの読み出しを重視する場合は、記憶装
置をランダムアクセスメモリと重複するアドレスに配置
し、逆に格納すべきデータ量を重視する場合は、記憶装
置をランダムアクセスメモリと異なるアドレスに配置す
るという具合に切換えを可能にすることで、それぞれの
応用に合わせた装置を１つの装置で実現することができ
る。
置をランダムアクセスメモリと重複するアドレスに配置
し、逆に格納すべきデータ量を重視する場合は、記憶装
置をランダムアクセスメモリと異なるアドレスに配置す
るという具合に切換えを可能にすることで、それぞれの
応用に合わせた装置を１つの装置で実現することができ
る。
第１図は本発明のマイクロコンピュータ内蔵の半導体装
置図。 第２図は従来のマイクロコンピュータ内蔵の半導体装置
図。 ２０１ ・ ２０２φ ２０３ ・ ２０４ ・ ２０５φ ２０６ ・ ２０７・ ２０８・ ・・双方向データ母線 壷・ランダムアクセスメモリ ・・中央処理ユニット ・・リードオンリーメモリ ・・記憶手段 ・・表示手段 ・・アドレス選択手段 ・・アドレス信号線 以上 １０１ ・ １０２ ・ １０３・ １０４ ・ １０５ ・ １０６ ・ １０７Φ １０８・ １０９・ ・双方向データ母線 ・ランダムアクセスメモリ ・中央処理ユニムット ・リードオンリーメモリ ・記憶手段 ・表示手段 ・アドレス選択手段 ・アドレス信号線 ・選択スイッチ 出願人 セイコーエプソン株式会社
置図。 第２図は従来のマイクロコンピュータ内蔵の半導体装置
図。 ２０１ ・ ２０２φ ２０３ ・ ２０４ ・ ２０５φ ２０６ ・ ２０７・ ２０８・ ・・双方向データ母線 壷・ランダムアクセスメモリ ・・中央処理ユニット ・・リードオンリーメモリ ・・記憶手段 ・・表示手段 ・・アドレス選択手段 ・・アドレス信号線 以上 １０１ ・ １０２ ・ １０３・ １０４ ・ １０５ ・ １０６ ・ １０７Φ １０８・ １０９・ ・双方向データ母線 ・ランダムアクセスメモリ ・中央処理ユニムット ・リードオンリーメモリ ・記憶手段 ・表示手段 ・アドレス選択手段 ・アドレス信号線 ・選択スイッチ 出願人 セイコーエプソン株式会社
Claims (1)
- 【特許請求の範囲】 ａ）データをやり取りする双方向データ母線と、前記デ
ータ母線に結合されるランダムアクセスメモリと、前記
データ母線と前記ランダムアクセスメモリとに結合され
、演算機能の実行とコンピュータの動作の制御とを行う
中央処理ユニットと、前記中央処理ユニットに結合され
、コンピュータの動作を決定するプログラムを蓄積する
リードオンリーメモリとからなるマイクロコンピュータ
部と、 ｂ）前記マイクロコンピュータ部の双方向データ母線に
結合され、外部への表示データを記憶する記憶手段と、 ｃ）前記記憶手段に結合される表示手段と、ｄ）前記マ
イクロコンピュータ部と前記記憶手段との間に位置し、
前記記憶手段のアドレスを選択するアドレス選択手段お
よびアドレス信号線と、ｅ）前記アドレス選択手段が選
択するアドレスを切換え可能とする選択手段を有するこ
とを特徴とするマイクロコンピュータ内蔵の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1028429A JPH02193276A (ja) | 1988-10-21 | 1989-02-07 | マイクロコンピュータ内蔵の半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26530488 | 1988-10-21 | ||
| JP63-265304 | 1988-10-21 | ||
| JP1028429A JPH02193276A (ja) | 1988-10-21 | 1989-02-07 | マイクロコンピュータ内蔵の半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02193276A true JPH02193276A (ja) | 1990-07-30 |
Family
ID=26366532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1028429A Pending JPH02193276A (ja) | 1988-10-21 | 1989-02-07 | マイクロコンピュータ内蔵の半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02193276A (ja) |
-
1989
- 1989-02-07 JP JP1028429A patent/JPH02193276A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02193276A (ja) | マイクロコンピュータ内蔵の半導体装置 | |
| JP3701159B2 (ja) | メモリカセット及びこれを用いたプログラマブル・コントローラ | |
| JPH0261749A (ja) | データ転送装置 | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| KR940027663A (ko) | 데이타처리시스템의 개발방법 및 데이타처리용 반도체집적회로 | |
| JPS5924428B2 (ja) | 表示装置 | |
| JP2570137B2 (ja) | プログラマブルアレイロジック | |
| JPS6321211B2 (ja) | ||
| JPH0245860A (ja) | データ転送装置 | |
| JPS6113628B2 (ja) | ||
| JP3594495B2 (ja) | 制御装置 | |
| JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
| JPH0232440A (ja) | 記憶装置 | |
| JPH0865497A (ja) | 画像処理システム | |
| JPH03265961A (ja) | Ｄｍａ制御装置 | |
| JPS61184587A (ja) | 画像表示制御装置 | |
| JPS6336346A (ja) | バンク切替回路 | |
| JPH01123285A (ja) | 画面表示装置 | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPS63257044A (ja) | プログラマブルメモリマツピング方式 | |
| JPH0741639U (ja) | アドレスデコーダ | |
| JPH03204049A (ja) | メモリ制御装置 | |
| JPH03126143A (ja) | 中央処理装置の周辺回路 |