JPH0219464B2 - - Google Patents
Info
- Publication number
- JPH0219464B2 JPH0219464B2 JP58146680A JP14668083A JPH0219464B2 JP H0219464 B2 JPH0219464 B2 JP H0219464B2 JP 58146680 A JP58146680 A JP 58146680A JP 14668083 A JP14668083 A JP 14668083A JP H0219464 B2 JPH0219464 B2 JP H0219464B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- output
- font
- raster
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
この発明は文字パターン発生装置に関し、さら
に詳しくは、ラスタスキヤン方式のプリンタ（表
示によるものを含む）における文字パターンを発
生する場合に好適な装置に関する。
に詳しくは、ラスタスキヤン方式のプリンタ（表
示によるものを含む）における文字パターンを発
生する場合に好適な装置に関する。
ラスタスキヤン方式を採つている、たとえば漢
字プリンタなどで使用する制御文字の機能のひと
つに、空白または印字ピツチを指定する機能があ
る。この機能は、たとえば、文字“Ａ”の次にｎ
文字分または１／ｎ文字分の空白（スペース）を
入れて文字“Ｂ”を出力する機能である。しかし
て、ラスタスキヤン方式のプリンタは、１ラスタ
分のフオントパターンをそのラスタの出力に先立
つてラスタフオントバツフアに用意しておくのが
普通であるが、その場合、たとえばｎ文字分の空
白情報は、空白文字コードを使用し、ｎ回の空白
文字コードに対応する空白情報を上記ラスタフオ
ントバツフアに書き込むようにしている。しかし
ながら、そのようにすると、２ラスタ分のラスタ
フオントバツフアを交互に使用してフオントを連
続的に出力しようとした場合、１ラスタの出力を
している間に次のラスタのフオントをラスタフオ
ントバツフアに書き込まなければならないので、
合成処理可能な文字数が少なくなつてしまう。
字プリンタなどで使用する制御文字の機能のひと
つに、空白または印字ピツチを指定する機能があ
る。この機能は、たとえば、文字“Ａ”の次にｎ
文字分または１／ｎ文字分の空白（スペース）を
入れて文字“Ｂ”を出力する機能である。しかし
て、ラスタスキヤン方式のプリンタは、１ラスタ
分のフオントパターンをそのラスタの出力に先立
つてラスタフオントバツフアに用意しておくのが
普通であるが、その場合、たとえばｎ文字分の空
白情報は、空白文字コードを使用し、ｎ回の空白
文字コードに対応する空白情報を上記ラスタフオ
ントバツフアに書き込むようにしている。しかし
ながら、そのようにすると、２ラスタ分のラスタ
フオントバツフアを交互に使用してフオントを連
続的に出力しようとした場合、１ラスタの出力を
している間に次のラスタのフオントをラスタフオ
ントバツフアに書き込まなければならないので、
合成処理可能な文字数が少なくなつてしまう。
他のもうひとつの重要な機能は、文字サイズの
指定機能である。この機能は、１行の中に異なる
大きさの文字を出力するとき、たとえば9゜サイズ
の文字“イ”、7゜サイズの文字“ロ”といつたよ
うに、出力する文字ごとにその大きさを指定する
機能である。このような機能を実現する手段は、
大別してふたつある。
指定機能である。この機能は、１行の中に異なる
大きさの文字を出力するとき、たとえば9゜サイズ
の文字“イ”、7゜サイズの文字“ロ”といつたよ
うに、出力する文字ごとにその大きさを指定する
機能である。このような機能を実現する手段は、
大別してふたつある。
ひとつは、同一フオントを使用する場合、文字
パターンの中に拡大用と縮少用の２種類のビツト
情報を含めておき、拡大用ビツト情報を得たとき
にはそのビツトを繰り返し出力して大きな文字と
し、縮少用ビツト情報を検出したときにはそのビ
ツトを出力しないようにして小さな文字とするも
のである。しかしながら、これは、基本となる文
字パターンを拡大または縮少するものであるか
ら、その拡大または縮少に伴つて文字が歪み、品
位が下がるという欠点がある。
パターンの中に拡大用と縮少用の２種類のビツト
情報を含めておき、拡大用ビツト情報を得たとき
にはそのビツトを繰り返し出力して大きな文字と
し、縮少用ビツト情報を検出したときにはそのビ
ツトを出力しないようにして小さな文字とするも
のである。しかしながら、これは、基本となる文
字パターンを拡大または縮少するものであるか
ら、その拡大または縮少に伴つて文字が歪み、品
位が下がるという欠点がある。
他のひとつは、各文字サイズの構成ドツト数を
それぞれ最小単位の公倍数としておき、ワード構
成がその最小単位と等しくなつているフオントメ
モリからの読出回数を文字サイズ情報にしたがつ
て変えるようにしたものである。たとえば、最小
単位が８ドツトである場合、16ドツトの文字は、
メモリサイズが１ワード当り８ビツトのフオント
メモリから２回読み出すわけである。しかしなが
ら、そのようにすると、１文字当りのフオントメ
モリのアクセス回数が多くなり、文字の発生速度
が遅くなつてしまう。
それぞれ最小単位の公倍数としておき、ワード構
成がその最小単位と等しくなつているフオントメ
モリからの読出回数を文字サイズ情報にしたがつ
て変えるようにしたものである。たとえば、最小
単位が８ドツトである場合、16ドツトの文字は、
メモリサイズが１ワード当り８ビツトのフオント
メモリから２回読み出すわけである。しかしなが
ら、そのようにすると、１文字当りのフオントメ
モリのアクセス回数が多くなり、文字の発生速度
が遅くなつてしまう。
この発明の目的は、従来技術の上記欠点を解決
し、空白の挿入、多種サイズ文字の出力、文字の
拡大などを高速で、しかも容易に行うことができ
る文字パターン発生装置を提供するにある。
し、空白の挿入、多種サイズ文字の出力、文字の
拡大などを高速で、しかも容易に行うことができ
る文字パターン発生装置を提供するにある。
上記目的を達成するために、この発明は、ラス
タスキヤン方式によるプリンタにおける文字パタ
ーン発生装置であつて、 ａ 出力すべき文字の文字コードとその文字の出
力方法とを記憶するコードバツフアと、 ｂ 出力すべき文字の構成要素となるパターンを
記憶するフオントメモリと、 ｃ 上記コードバツフアから読み出した、出力す
べき文字に対応する、上記フオントメモリのア
ドレスを指定するアドレス発生回路と、 ｄ 上記フオントメモリから読み出した出力すべ
き文字のフオントと、空白出力のためのフオン
トとを記憶するラスタフオントバツフアと、 ｅ 拡大情報と、有効ドツト数情報と、空白情報
とを含む、上記ラスタフオントバツフアのフオ
ントの出力方法を示す情報を記憶する出力制御
情報メモリと、 ｆ 上記出力制御情報メモリにしたがつて上記ラ
スタフオントバツフアの記憶内容を出力する手
段と、 を設けたことを特徴とする文字パターン発生装置
を提供する。
タスキヤン方式によるプリンタにおける文字パタ
ーン発生装置であつて、 ａ 出力すべき文字の文字コードとその文字の出
力方法とを記憶するコードバツフアと、 ｂ 出力すべき文字の構成要素となるパターンを
記憶するフオントメモリと、 ｃ 上記コードバツフアから読み出した、出力す
べき文字に対応する、上記フオントメモリのア
ドレスを指定するアドレス発生回路と、 ｄ 上記フオントメモリから読み出した出力すべ
き文字のフオントと、空白出力のためのフオン
トとを記憶するラスタフオントバツフアと、 ｅ 拡大情報と、有効ドツト数情報と、空白情報
とを含む、上記ラスタフオントバツフアのフオ
ントの出力方法を示す情報を記憶する出力制御
情報メモリと、 ｆ 上記出力制御情報メモリにしたがつて上記ラ
スタフオントバツフアの記憶内容を出力する手
段と、 を設けたことを特徴とする文字パターン発生装置
を提供する。
この発明をその一実施態様に基いてさらに詳細
に説明するに、第１図において、１は出力すべき
文字の出力すべき文字の文字コードとその文字の
出力方法とを記憶するコードバツフア、２は上記
コードバツフアから読み出した、出力すべき文字
に対応する、上記フオントメモリのアドレスを指
定するアドレス発生回路、３は出力すべき文字の
構成要素となるパターンを記憶するフオントメモ
リ、４は上記フオントメモリから読み出した出力
すべき文字のフオントと、空白出力のためのフオ
ントとを記憶するラスタフオントバツフア（以
下、FBFという）、５は拡大情報、有効ドツト数
情報および空白情報を含む、上記ラスタフオント
バツフアのフオントの出力方法を示す情報を記憶
する出力制御情報メモリ（以下、OCIという）、
６はコードバツフア１内の文字コードをアドレス
発生回路２に送り、読み出されたフオントを
FBF４の何番地に書き込むかを指示し、また制
御情報（フアンクシヨンコード）のうちの文字サ
イズ情報をOCI５に送る書込制御回路、７はOCI
５およびFBF４の情報を読み出して出力制御回
路８に転送する読出制御回路、８はFBF４から
のパラレルデータ（フオント）をOCI５によつて
示される有効ドツト数だけ直列に出力する出力制
御回路である。
に説明するに、第１図において、１は出力すべき
文字の出力すべき文字の文字コードとその文字の
出力方法とを記憶するコードバツフア、２は上記
コードバツフアから読み出した、出力すべき文字
に対応する、上記フオントメモリのアドレスを指
定するアドレス発生回路、３は出力すべき文字の
構成要素となるパターンを記憶するフオントメモ
リ、４は上記フオントメモリから読み出した出力
すべき文字のフオントと、空白出力のためのフオ
ントとを記憶するラスタフオントバツフア（以
下、FBFという）、５は拡大情報、有効ドツト数
情報および空白情報を含む、上記ラスタフオント
バツフアのフオントの出力方法を示す情報を記憶
する出力制御情報メモリ（以下、OCIという）、
６はコードバツフア１内の文字コードをアドレス
発生回路２に送り、読み出されたフオントを
FBF４の何番地に書き込むかを指示し、また制
御情報（フアンクシヨンコード）のうちの文字サ
イズ情報をOCI５に送る書込制御回路、７はOCI
５およびFBF４の情報を読み出して出力制御回
路８に転送する読出制御回路、８はFBF４から
のパラレルデータ（フオント）をOCI５によつて
示される有効ドツト数だけ直列に出力する出力制
御回路である。
説明の都合上、印字しようとするフオーマツト
は、第２図に示す４種類の大きさの文字を第３図
に示すように並べたものであるとする。第２図お
よび第３図において、９は横方向が48ドツトの
12゜サイズの文字、１０は横方向が36ドツトの9゜
サイズの文字、１１は横方向が18ドツトの9゜ハー
フ文字、１２は横方向が28ドツトの7゜サイズの文
字である。そして、文字１０と１１の間には、文
字９の４文字分に相当する192ドツトの空白が、
また文字１１と１２の間には、文字９の1/8に相
当する６ドツトの空白がとられるものとする。１
３はラスタであり、以下においては、このラスタ
１３が30番目のラスタであるとする。
は、第２図に示す４種類の大きさの文字を第３図
に示すように並べたものであるとする。第２図お
よび第３図において、９は横方向が48ドツトの
12゜サイズの文字、１０は横方向が36ドツトの9゜
サイズの文字、１１は横方向が18ドツトの9゜ハー
フ文字、１２は横方向が28ドツトの7゜サイズの文
字である。そして、文字１０と１１の間には、文
字９の４文字分に相当する192ドツトの空白が、
また文字１１と１２の間には、文字９の1/8に相
当する６ドツトの空白がとられるものとする。１
３はラスタであり、以下においては、このラスタ
１３が30番目のラスタであるとする。
第１図において、フオントメモリ３および
FBF４の１アドレス当りのメモリサイズは、最
大文字９のドツト数に等しくされている。つまり
１アドレス当り48ドツトである。また、OCI５の
１アドレス当りのメモリサイズは16ビツトで、そ
の最上位ビツト（MSB）が空白情報、MSB−１
（14ビツト）が改行指定、MSB−２（13ビツト）
が拡大指定、最下位ビツト（LSB）から10ビツ
トがFBF４の情報（フオント）の有効ドツトを
示している。この場合の有効ドツト数は、ビツト
数が最大10であるから、１〜1024の範囲をとるこ
とになる。他の３ビツトには、印字制御を行う改
頁などの情報が入れられている。コードバツフア
１には、制御文字（フアンクシヨン）と文字コー
ドが第４図に示すように入れられている。なお、
第４図において、Ｆは制御文字を、Ｃは文字コー
ドをそれぞれ示す。
FBF４の１アドレス当りのメモリサイズは、最
大文字９のドツト数に等しくされている。つまり
１アドレス当り48ドツトである。また、OCI５の
１アドレス当りのメモリサイズは16ビツトで、そ
の最上位ビツト（MSB）が空白情報、MSB−１
（14ビツト）が改行指定、MSB−２（13ビツト）
が拡大指定、最下位ビツト（LSB）から10ビツ
トがFBF４の情報（フオント）の有効ドツトを
示している。この場合の有効ドツト数は、ビツト
数が最大10であるから、１〜1024の範囲をとるこ
とになる。他の３ビツトには、印字制御を行う改
頁などの情報が入れられている。コードバツフア
１には、制御文字（フアンクシヨン）と文字コー
ドが第４図に示すように入れられている。なお、
第４図において、Ｆは制御文字を、Ｃは文字コー
ドをそれぞれ示す。
さて、30番目のラスタ１３の処理に先立つて、
FBF４およびOCI５のアドレスを０にする。次
に、１番目の文字の処理として、 コードバツフア１の０番地と１番地を読み、
出力すべき文字が12゜サイズの文字９であるこ
とを知る。
FBF４およびOCI５のアドレスを０にする。次
に、１番目の文字の処理として、 コードバツフア１の０番地と１番地を読み、
出力すべき文字が12゜サイズの文字９であるこ
とを知る。
OCI５の０番地に、12゜サイズの文字の有効
ドツト数である48を書き込む。
ドツト数である48を書き込む。
コードバツフア１の文字コード部分をアドレ
ス発生回路２に転送する。
ス発生回路２に転送する。
書込制御回路６から、文字が12゜サイズであ
り、かつラスタが30番目であることをアドレス
発生回路２に転送する。
り、かつラスタが30番目であることをアドレス
発生回路２に転送する。
アドレス発生回路２は、書込制御回路６から転
送された情報から、フオントメモリ３の12゜サイ
ズの文字９の30番目のラスタに相当するアドレス
を発生する。
送された情報から、フオントメモリ３の12゜サイ
ズの文字９の30番目のラスタに相当するアドレス
を発生する。
フオントメモリ３は、アドレス発生回路２によ
つて指示されたアドレスの内容を、FBF４に48
ビツト並列に出力する。
つて指示されたアドレスの内容を、FBF４に48
ビツト並列に出力する。
書込制御回路６は、フオントメモリ３からのフ
オントをFBF４に書き込む。フオントの書き込
みが終了すると、書込制御回路６はOCI５および
FBF４のアドレスを更新（＋１）する。
オントをFBF４に書き込む。フオントの書き込
みが終了すると、書込制御回路６はOCI５および
FBF４のアドレスを更新（＋１）する。
全く同様にして、２番目の9゜サイズの文字10の
有効ドツト数36をOCI５の１番地に書き込む。ま
た、FBF４の１番地には、9゜サイズの文字10の30
番目のラスタに相当するフオントを左詰で書き込
む。このとき、文字は9゜サイズであるから、フオ
ントメモリ３の全48ビツトのうちの36ビツトから
フオントが出ている。次に、FBF４およびOCI５
のアドレスを更新する。この結果、そのアドレス
は２番地となる。
有効ドツト数36をOCI５の１番地に書き込む。ま
た、FBF４の１番地には、9゜サイズの文字10の30
番目のラスタに相当するフオントを左詰で書き込
む。このとき、文字は9゜サイズであるから、フオ
ントメモリ３の全48ビツトのうちの36ビツトから
フオントが出ている。次に、FBF４およびOCI５
のアドレスを更新する。この結果、そのアドレス
は２番地となる。
次に、３番目の文字、つまり192ドツトの空白
は、 コードバツフア１の４番地と５番地を読み、
出力すべき情報が、12゜換算で４文字分に相当
する空白であることを知る。
は、 コードバツフア１の４番地と５番地を読み、
出力すべき情報が、12゜換算で４文字分に相当
する空白であることを知る。
OCI５の２番地に、12゜サイズの文字４文字
分、つまり192を有効ドツト数として書き込み、
空白情報マークとしてMSBを“１”とする。
分、つまり192を有効ドツト数として書き込み、
空白情報マークとしてMSBを“１”とする。
FBF４およびOCI５のアドレスを更新する。
空白の処理については、以上ですべての処理が
完了する。
完了する。
上記と全く同様にして、文字１１、その次の空
白、文字１２の処理を行う。ここまでの処理が終
わつたとき、FBF４およびOCI５のアドレスは６
番地、コードバツフア１のそれは12番地になつて
いる。次にコードバツフア１の12番地を読み出す
と、その改行指定により30番目のラスタのフオン
トの書き込みを終了する。そこで、改行マークと
して、OCI５の６番地のMSB−１（ビツト14）に
“１”を書き込む。
白、文字１２の処理を行う。ここまでの処理が終
わつたとき、FBF４およびOCI５のアドレスは６
番地、コードバツフア１のそれは12番地になつて
いる。次にコードバツフア１の12番地を読み出す
と、その改行指定により30番目のラスタのフオン
トの書き込みを終了する。そこで、改行マークと
して、OCI５の６番地のMSB−１（ビツト14）に
“１”を書き込む。
このようにして、書込制御回路６が、１ラスタ
分のフオントの出力情報をFBF４およびOCI５に
書き込んだ結果をそれぞれ第５図および第６図に
示す。第５図の斜線部分は各サイズの文字の有効
情報で、30番目のラスタの処理において書き込ま
れたものである。斜線のない白い部分には、前の
ラスタ、つまり29番目のラスタの処理において書
き込まれた内容がそのまま残つている。
分のフオントの出力情報をFBF４およびOCI５に
書き込んだ結果をそれぞれ第５図および第６図に
示す。第５図の斜線部分は各サイズの文字の有効
情報で、30番目のラスタの処理において書き込ま
れたものである。斜線のない白い部分には、前の
ラスタ、つまり29番目のラスタの処理において書
き込まれた内容がそのまま残つている。
さて、30番目のラスタに関してFBF４へのフ
オントの書き込みが終了すると、次は読出制御回
路７によつてその30番目のラスタのフオントを出
力する。この読出制御回路７もまた、書込制御回
路６と同様、FBF４およびOCI５に対して同一の
アドレスを提供する。
オントの書き込みが終了すると、次は読出制御回
路７によつてその30番目のラスタのフオントを出
力する。この読出制御回路７もまた、書込制御回
路６と同様、FBF４およびOCI５に対して同一の
アドレスを提供する。
次に、文字パターン出力開始信号により、読出
制御回路７はFBF４およびOCI５に対して０番地
を出力し、その内容を出力制御回路８に転送す
る。転送が完了すると、FBF４およびOCI５のア
ドレスを更新する。
制御回路７はFBF４およびOCI５に対して０番地
を出力し、その内容を出力制御回路８に転送す
る。転送が完了すると、FBF４およびOCI５のア
ドレスを更新する。
出力制御回路８は、OCI５のMSBが“０”の
ときFBF４のフオントを有効とみなし、そのフ
オントをOCI５の下位10ビツトにはいつている有
効ドツト数分だけMSBから直列に出力する。
OCI５のMSBに“１”を検出したときは、FBF
４のフオントによらず、空白情報をOCI５の下位
10ビツトにはいつている有効ドツト数分だけ出力
する。したがつて、第５図において斜線を施して
いない部分のフオントは出力されず、どんなフオ
ントでもよいことになる。
ときFBF４のフオントを有効とみなし、そのフ
オントをOCI５の下位10ビツトにはいつている有
効ドツト数分だけMSBから直列に出力する。
OCI５のMSBに“１”を検出したときは、FBF
４のフオントによらず、空白情報をOCI５の下位
10ビツトにはいつている有効ドツト数分だけ出力
する。したがつて、第５図において斜線を施して
いない部分のフオントは出力されず、どんなフオ
ントでもよいことになる。
すなわち、12゜サイズの文字９をFBF４のMSB
から48ビツト出力、9゜サイズの文字をFBF４の
MSBから36ビツト出力、192ドツトの空白はFBF
４の内容によらず空白情報として192ドツト出力、
9゜ハーフ文字１１をFBF４のMSBから18ドツト
出力、６ドツトの空白をFBF４の内容によらず
空白情報として６ドツト出力、7゜サイズの文字12
をFBF４のMSBから28ドツト出力するわけであ
る。そして、OCI５の改行ビツト（ビツト14）に
改行マークを検出すると、その後ラスタ終了まで
空白情報を出力する。
から48ビツト出力、9゜サイズの文字をFBF４の
MSBから36ビツト出力、192ドツトの空白はFBF
４の内容によらず空白情報として192ドツト出力、
9゜ハーフ文字１１をFBF４のMSBから18ドツト
出力、６ドツトの空白をFBF４の内容によらず
空白情報として６ドツト出力、7゜サイズの文字12
をFBF４のMSBから28ドツト出力するわけであ
る。そして、OCI５の改行ビツト（ビツト14）に
改行マークを検出すると、その後ラスタ終了まで
空白情報を出力する。
上記実施態様において、OCIの横拡大用のビツ
ト（ビツト13）をも使用し、出力制御回路が横拡
大用ビツトを検出した場合に同一ビツトを２回あ
るいは３回づつ出力するようにすれば、横方向に
それぞれ２倍、３倍の大きさの文字を出力するこ
とができるようになる。
ト（ビツト13）をも使用し、出力制御回路が横拡
大用ビツトを検出した場合に同一ビツトを２回あ
るいは３回づつ出力するようにすれば、横方向に
それぞれ２倍、３倍の大きさの文字を出力するこ
とができるようになる。
以上説明したこの発明によれば、たとえば第３
図のようなフオーマツトを出力する場合でも、空
白情報の処理が文字情報を処理する場合よりも短
時間で終了する。したがつて、１ラスタ分のフオ
ントをラスタフオントバツフアに高速で用意する
ことができる。また、OCIの有効ドツト数による
FBFの出力制御により、多種サイズの文字出力
を極めて容易に行うことができる。したがつて、
それぞれ２組のOCI、FBFを交互に使用するよう
にして連続的にフオントを出力するラスタスキヤ
ン方式の場合、その１ラスタ分のOCI、FBFの書
き込みに与えられる最大時間は１ラスタ分の出力
時間に等しいことになり、重ね処理可能な文字数
を増大することができる。
図のようなフオーマツトを出力する場合でも、空
白情報の処理が文字情報を処理する場合よりも短
時間で終了する。したがつて、１ラスタ分のフオ
ントをラスタフオントバツフアに高速で用意する
ことができる。また、OCIの有効ドツト数による
FBFの出力制御により、多種サイズの文字出力
を極めて容易に行うことができる。したがつて、
それぞれ２組のOCI、FBFを交互に使用するよう
にして連続的にフオントを出力するラスタスキヤ
ン方式の場合、その１ラスタ分のOCI、FBFの書
き込みに与えられる最大時間は１ラスタ分の出力
時間に等しいことになり、重ね処理可能な文字数
を増大することができる。
第１図は、この発明の装置の一実施態様を示す
概略ブロツク図、第２図は、印字すべき文字の例
を示す説明図、第３図は、上記第２図に示した文
字の印字フオーマツトの例を示す説明図、第４
図、第５図および第６図は、それぞれ上記第３図
に示したフオーマツトを出力するときのラスタフ
オントバツフア、出力制御情報メモリおよびコー
ドバツフアの内容を示す説明図である。 １：コードバツフア（第１のメモリ）、２：ア
ドレス発生回路、３：フオントメモリ（第２のメ
モリ）、４：ラスタフオントバツフア（第３のメ
モリ）、５：出力制御情報メモリ（第４のメモ
リ）、６：書込制御回路、７：読出制御回路、
８：出力制御回路、９，１０，１１，１２：文
字、１３：30番目のラスタ。
概略ブロツク図、第２図は、印字すべき文字の例
を示す説明図、第３図は、上記第２図に示した文
字の印字フオーマツトの例を示す説明図、第４
図、第５図および第６図は、それぞれ上記第３図
に示したフオーマツトを出力するときのラスタフ
オントバツフア、出力制御情報メモリおよびコー
ドバツフアの内容を示す説明図である。 １：コードバツフア（第１のメモリ）、２：ア
ドレス発生回路、３：フオントメモリ（第２のメ
モリ）、４：ラスタフオントバツフア（第３のメ
モリ）、５：出力制御情報メモリ（第４のメモ
リ）、６：書込制御回路、７：読出制御回路、
８：出力制御回路、９，１０，１１，１２：文
字、１３：30番目のラスタ。
Claims (1)
- 【特許請求の範囲】 １ ラスタスキヤン方式によるプリンタにおける
文字パターン発生装置であつて、 ａ 出力すべき文字の文字コードとその文字の出
力方法とを記憶するコードバツフアと、 ｂ 出力すべき文字の構成要素となるパターンを
記憶するフオントメモリと、 ｃ 上記コードバツフアから読み出した、出力す
べき文字に対応する、上記フオントメモリのア
ドレスを指定するアドレス発生回路と、 ｄ 上記フオントメモリから読み出した出力すべ
き文字のフオントと、空白出力のためのフオン
トとを記憶するラスタフオントバツフアと、 ｅ 拡大情報と、有効ドツト数情報と、空白情報
とを含み、上記ラスタフオントバツフアのフオ
ントの出力方法を示す情報を記憶する出力制御
情報メモリと、 ｆ 上記出力制御情報メモリにしたがつて上記ラ
スタフオントバツフアの記憶内容を出力する手
段と、 を設けたことを特徴とする文字パターン発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58146680A JPS6039684A (ja) | 1983-08-12 | 1983-08-12 | 文字パタ−ン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58146680A JPS6039684A (ja) | 1983-08-12 | 1983-08-12 | 文字パタ−ン発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6039684A JPS6039684A (ja) | 1985-03-01 |
| JPH0219464B2 true JPH0219464B2 (ja) | 1990-05-01 |
Family
ID=15413162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58146680A Granted JPS6039684A (ja) | 1983-08-12 | 1983-08-12 | 文字パタ−ン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039684A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365019A (en) * | 1976-11-24 | 1978-06-10 | Mitsubishi Electric Corp | Display unit |
| JPS5451422A (en) * | 1977-09-30 | 1979-04-23 | Mitsubishi Electric Corp | Character display unit |
-
1983
- 1983-08-12 JP JP58146680A patent/JPS6039684A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6039684A (ja) | 1985-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691608B2 (ja) | 階調情報処理方法 | |
| JPH031193A (ja) | データ変換装置 | |
| US4642622A (en) | Video signal generating circuit | |
| JPH0219464B2 (ja) | ||
| JPS594706B2 (ja) | 印字パタ−ン発生装置 | |
| AU7876887A (en) | Printer character generator | |
| JPS5931752B2 (ja) | 印刷装置 | |
| JPH0371028B2 (ja) | ||
| JPH0661960B2 (ja) | ドツト補間制御装置 | |
| JPH0596811A (ja) | 印字方法 | |
| JPS61120755A (ja) | プリンタ | |
| KR930009674B1 (ko) | 레이저 프린터의 도트 프린터 비트 이미지 에뮬레이션 방법 | |
| JPS62264093A (ja) | 読出し専用メモリの読出し制御装置 | |
| JPH0475129A (ja) | 文字出力装置 | |
| JPS5846478A (ja) | 印字装置 | |
| JPS6163891A (ja) | 書式回転方式 | |
| JPS59116782A (ja) | 文字信号等発生装置 | |
| JPH01294055A (ja) | プリンタ印字補正方法 | |
| JPH03169570A (ja) | 印字装置の文字フォント回転制御装置 | |
| JPS63311867A (ja) | 文字画像発生装置 | |
| JPH023353A (ja) | レーザープリンターのドットプリンタ用ビットイメージデータ変換方法 | |
| JPS63178292A (ja) | 文字パタ−ン発生装置 | |
| JPH08174917A (ja) | ペ−ジメモリ制御回路 | |
| JPH0650458B2 (ja) | パタ−ン情報出力装置 | |
| JPS58107582A (ja) | ボ−ルド文字パタ−ン発生方式 |