JPH02196458A - プロセスモニタ用発振回路 - Google Patents
プロセスモニタ用発振回路Info
- Publication number
- JPH02196458A JPH02196458A JP1015817A JP1581789A JPH02196458A JP H02196458 A JPH02196458 A JP H02196458A JP 1015817 A JP1015817 A JP 1015817A JP 1581789 A JP1581789 A JP 1581789A JP H02196458 A JPH02196458 A JP H02196458A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- process monitor
- oscillation circuit
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体集積回路装置のデバイスの動作速度を推
測するために用いられるプロセスモニタ回路に関するも
のするものである。
測するために用いられるプロセスモニタ回路に関するも
のするものである。
（従来の技術）
プロセスモニタ回路はデバイスとともに同一半導体ウェ
ハ上に、デバイス領域又はダイシングライン領域（スク
ライブライン領域）に形成され。
ハ上に、デバイス領域又はダイシングライン領域（スク
ライブライン領域）に形成され。
そのプロセスモニタ回路のＡＣ特性、ＤＣ特性又は発振
周波数などを測定することによってデバイスの動作速度
を推測するものである。
周波数などを測定することによってデバイスの動作速度
を推測するものである。
従来のプロセスモニタ回路としては、リングオシレータ
が用いられている。
が用いられている。
（発明が解決しようとする課題）
リングオシレータは、その性質上、例えば低周波の発振
周波数を得るというような目的の性能を得るためには、
必要な面積が大きくなってしまう。
周波数を得るというような目的の性能を得るためには、
必要な面積が大きくなってしまう。
本発明は、小さい面積で形成することができ、かつ、所
望の性能を得ることのできるプロセスモニタ回路を提供
することを目的とするものである。
望の性能を得ることのできるプロセスモニタ回路を提供
することを目的とするものである。
（課題を解決するための手段）
本発明では、プロセスモニタ回路として、入力部に互い
にしきい値電位の異なる反転回路を並列に有し、外付け
される抵抗及び容量とともに構成する発振回路を用いる
。
にしきい値電位の異なる反転回路を並列に有し、外付け
される抵抗及び容量とともに構成する発振回路を用いる
。
（作用）
発振回路を構成する抵抗と容量を外付けにするのは、製
造プロセスのばらつきによらず安定した抵抗値と容量値
を得るためである。
造プロセスのばらつきによらず安定した抵抗値と容量値
を得るためである。
抵抗と容量を変えることによって発振周波数が変化する
。そこで測定に最も都合の良い発振周波数が得られるよ
うに、抵抗値と容量値を設定する。
。そこで測定に最も都合の良い発振周波数が得られるよ
うに、抵抗値と容量値を設定する。
（実施例）
第１図は一実施例を表わす。
破線から上の領域は半導体ウェハ上にデバイスとともに
形成される回路であり、破線から下側で示される回路は
外付は回路である。
形成される回路であり、破線から下側で示される回路は
外付は回路である。
半導体ウェハ上に形成される回路において、２゜４は入
力パッド１２に接続される反転回路（インバータ）であ
り、反転回路２，４のしきい値電位は互いに異なった値
に設定されている。反転回路２の出力側には反転回路６
が接続されており、この反転回路６のしきい値電位は特
に制約を受けない。８は反転回路４，６の出力信号を入
力するラッチ回路、１０はラッチ回路８の出力を出力パ
ッド１４から出力させる出カバソファ回路であり、外付
けされた抵抗１６．容量１８．′ｆＲ定機などを駆動す
るのに充分な電力を供給するための出カバソファ回路で
ある。
力パッド１２に接続される反転回路（インバータ）であ
り、反転回路２，４のしきい値電位は互いに異なった値
に設定されている。反転回路２の出力側には反転回路６
が接続されており、この反転回路６のしきい値電位は特
に制約を受けない。８は反転回路４，６の出力信号を入
力するラッチ回路、１０はラッチ回路８の出力を出力パ
ッド１４から出力させる出カバソファ回路であり、外付
けされた抵抗１６．容量１８．′ｆＲ定機などを駆動す
るのに充分な電力を供給するための出カバソファ回路で
ある。
半導体ウェハの外部においては、入力パッド１２と出力
パッド１４の間に抵抗１６が接続され、入力パッド１２
とグランドとの間には容量１８が接続される。入力パッ
ド１２に入力される信号工に対して、出力パッド１４か
ら出力される出力信号０は信号１の反転信号となる。出
力パッド１４には測定機が接続されて、発振周波数が測
定される。
パッド１４の間に抵抗１６が接続され、入力パッド１２
とグランドとの間には容量１８が接続される。入力パッ
ド１２に入力される信号工に対して、出力パッド１４か
ら出力される出力信号０は信号１の反転信号となる。出
力パッド１４には測定機が接続されて、発振周波数が測
定される。
第２図に本実施例の動作について説明する。
反転回路２，４のしきい値電位の高い方をＶｔ１とし、
低い方をＶｔ２とする。Ｐｌは出力パッド１４の出力信
号、Ｐ２は入力パッド１２の入力信号である。入力信号
Ｐ２がＶｔｌを越えるとＰｌがハイレベルからローレベ
ルに反転し、入力信号Ｐ２がＶｔ２より下がるとＰｌが
ローレベルからハイレベルに反転する。
低い方をＶｔ２とする。Ｐｌは出力パッド１４の出力信
号、Ｐ２は入力パッド１２の入力信号である。入力信号
Ｐ２がＶｔｌを越えるとＰｌがハイレベルからローレベ
ルに反転し、入力信号Ｐ２がＶｔ２より下がるとＰｌが
ローレベルからハイレベルに反転する。
半導体回路は製造時の製造パラメータ変動により半導体
回路中のトランジスタの動作速度が変化する。半導体ウ
ェハ内に形成される反転回路２゜４．６、ラッチ回路８
．出力バッファ回路１０の動作速度も変化する。しかし
、抵抗１６、容量１８は外付は素子であるため、抵抗１
６の抵抗値、容量１８の容量値は製造パラメータに関係
なく一定とすることができる。そこで、この発振回路の
発振周波数の変化を測定することにより、形成される半
導体デバイスの動作速度の変化を直接、かつ１客観的に
推測することができる。
回路中のトランジスタの動作速度が変化する。半導体ウ
ェハ内に形成される反転回路２゜４．６、ラッチ回路８
．出力バッファ回路１０の動作速度も変化する。しかし
、抵抗１６、容量１８は外付は素子であるため、抵抗１
６の抵抗値、容量１８の容量値は製造パラメータに関係
なく一定とすることができる。そこで、この発振回路の
発振周波数の変化を測定することにより、形成される半
導体デバイスの動作速度の変化を直接、かつ１客観的に
推測することができる。
プロセスモニタ回路を用いると、半導体ウェハ間やロフ
ト間の動作速度の比較を容易に行なうことができる。
ト間の動作速度の比較を容易に行なうことができる。
（発明の効果）
本発明ではプロセスモニタ回路として、入力部に互いに
しきい値電位の異なる反転回路を並列に有し、外付けさ
れる抵抗及び容量とともに構成する発振回路を用いたの
で、少ないトランジスタでプロセスモニタ回路を構成す
ることができ、プロセスモニタ回路の占める面積を小さ
くすることができる。
しきい値電位の異なる反転回路を並列に有し、外付けさ
れる抵抗及び容量とともに構成する発振回路を用いたの
で、少ないトランジスタでプロセスモニタ回路を構成す
ることができ、プロセスモニタ回路の占める面積を小さ
くすることができる。
また、発振回路を構成する抵抗と容量を外付けにしたの
で、これらの容量と抵抗値を変えることによって測定に
最適な発振周波数を得ることが容易である。
で、これらの容量と抵抗値を変えることによって測定に
最適な発振周波数を得ることが容易である。
第１図は一実施例を示す回路図、第２図は同実施例の動
作を示す波形図である。 ２．４・・・・・・互いにしきい値電位の異なる反転回
路、８・・・・・・ラッチ回路、１０・・・・・・出力
バッファ回路、１６・・・・・・外付は抵抗、１８・・
・・・・外付は容量。
作を示す波形図である。 ２．４・・・・・・互いにしきい値電位の異なる反転回
路、８・・・・・・ラッチ回路、１０・・・・・・出力
バッファ回路、１６・・・・・・外付は抵抗、１８・・
・・・・外付は容量。
Claims (1)
- （１）半導体ウェハのデバイス領域又はダイシングライ
ン領域に形成され、入力部には互いにしきい値電位の異
なる反転回路が並列に設けられており、外付けされる抵
抗及び容量とともに発振回路を構成するプロセスモニタ
用発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015817A JPH02196458A (ja) | 1989-01-24 | 1989-01-24 | プロセスモニタ用発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015817A JPH02196458A (ja) | 1989-01-24 | 1989-01-24 | プロセスモニタ用発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02196458A true JPH02196458A (ja) | 1990-08-03 |
Family
ID=11899402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1015817A Pending JPH02196458A (ja) | 1989-01-24 | 1989-01-24 | プロセスモニタ用発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02196458A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS456265Y1 (ja) * | 1965-12-08 | 1970-03-28 | ||
| JPS589788U (ja) * | 1981-07-13 | 1983-01-21 | 株式会社サクラクレパス | 筆記具 |
| JPH0246685U (ja) * | 1988-09-27 | 1990-03-30 |
-
1989
- 1989-01-24 JP JP1015817A patent/JPH02196458A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS456265Y1 (ja) * | 1965-12-08 | 1970-03-28 | ||
| JPS589788U (ja) * | 1981-07-13 | 1983-01-21 | 株式会社サクラクレパス | 筆記具 |
| JPH0246685U (ja) * | 1988-09-27 | 1990-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02213771A (ja) | 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路 | |
| US4720670A (en) | On chip performance predictor circuit | |
| JP3288830B2 (ja) | 発振用集積回路 | |
| JP2597382Y2 (ja) | 水晶発振器 | |
| JP2598653B2 (ja) | 周波数−電圧変換回路 | |
| JP3172723B2 (ja) | 半導体回路 | |
| JPH04160377A (ja) | 半導体集積回路 | |
| JPH08250686A (ja) | 発振回路 | |
| JPH0356015B2 (ja) | ||
| JPH0385016A (ja) | Ｃｍｏｓ・ｉｃの入力保護回路 | |
| KR20000032274A (ko) | 크로스토크(crosstalk) 측정회로 | |
| JPS59168704A (ja) | 半導体集積回路 | |
| JPH0519023A (ja) | 集積回路装置 | |
| JPS5822139Y2 (ja) | 位相比較器 | |
| JPH0727825A (ja) | 半導体装置 | |
| JPS6261415A (ja) | 半導体集積回路装置 | |
| JPH07239371A (ja) | 半導体集積回路の試験回路 | |
| JPH0444248A (ja) | 半導体回路 | |
| JPS63132512A (ja) | 検波回路 | |
| JPS6376452A (ja) | 集積回路装置 | |
| JPH06112806A (ja) | 半導体集積回路装置 | |
| KR20100076630A (ko) | 캐패시터 정전 용량 측정 회로 및 방법 | |
| JPS598968B2 (ja) | レベル判別回路 | |
| JPH03167918A (ja) | 入力回路 | |
| JPH0514145A (ja) | リセツト信号波形整形回路 |