JPH0219672B2

JPH0219672B2 -

Info

Publication number: JPH0219672B2
Application number: JP54127117A
Authority: JP
Inventors: Hiroshi Sasaki; Nobuo Nakamura; Bunichi Nagano
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1979-09-29
Filing date: 1979-09-29
Publication date: 1990-05-02
Also published as: US4383275A; JPS5650668A

Description

【発明の詳細な説明】本発明はフアクシミリ装置のように原稿面を光
学的に読取つて画信号を形成する情報読取り装置
の読取り出力補正装置に関する。

読取り装置において、センサから出力されるビ
デオ信号には次に述べるような原因によつてバラ
ツキを伴い、均一な出力を得ることができないと
いう問題画像ある。即ち蛍光灯の輝度分布にバラツキがある、レンズを使用するためにレンズ周辺における
シエーデイング効果が生じる、センサ素子の感度にバラツキがある、等の問題がある。

上記及びの点については機械的にある程度
まで補正することができるが調整に長い時間を要
する欠点があり、またについてはセンサの感度
バラツキをある範囲に収めることは、センサ自身
の価格を著しく高めることになり、良策とはいえ
ない。

本発明は、上記読取り装置の問題点に鑑みてな
されたもので、センサから均一な出力を得るため
に、原稿面の情報を読取り走査するに先立つて基
準となる背景のラインを読取つてセンサ出力を導
出し、該センサ出力の逆数値を記憶させて原稿面
の走査から得られたセンサ出力に掛け合わせるこ
とにより、補正されたビデオ信号を形成するもの
である。

以上のように補正されたビデオ信号を得るため
の具体例について、以下に詳細に説明する。

第１図は読取系を示し、走査されてくる原稿１
に対して蛍光灯２の光が照射され、その乱反射光
がミラー３、レンズ４等の光学系を介してCCD
センサ５に入力され、光電変換されて入射光に対
応するセンサ出力が形成される。上記蛍光灯２に
よつて照明される読取り部には白色の背景板６が
設置され、原稿が挿入されていない状態で背景板
６の白レベルが読取られ、センサ５に入力されて
補正に必要な信号が形成される。

第２図は本発明の概要を示すブロツク図で、ま
ず同図を用いて本発明の概要を説明する。ここで
フアクシミリ等の原稿に記録された情報を読取つ
て出力信号を形成する場合、アレイ状センサの各
素子毎に補正を施していたのでは素子数が多いた
め回路が極めて複雑になり、また光学系等におい
ては隣接素子間で比較的類似した環境に置かれる
ため、類似の補正係数を与えることになつて無駄
を生じることになる。そのため2n（本実施例では
32）画素を１ブロツクとし、背景板の白レベルを
各ブロツクを単位として補正し、効率化を図る。
尚2n画素を１ブロツク化し、各ブロツク毎のセ
ンサ出力の平均値を求める技術については、特願
昭52−105554号（特開昭54−43388号公報）に説
明されている。第２図においてＡは、上記センサ
５から出力された画信号Ｂに対して、該画信号を
32画素毎に平均化した信号、Ｃは後述するメモリ
のリード／ライト制御信号、Ｄは背景板の白レベ
ルの逆数値を画信号Ｂに乗算して補正された画信
号を導出する時の切換え信号、Ｅは補正された画
信号を示している。また、同図で１１はＡ／Ｄ変
換器、１２は逆数変換、１３は2048／2n×４ビ
ツトの容量をもつメモリ、１４はＤ／Ａ変換器、
１５は乗算器、１６はコントローラである。

背景板白レベルの逆数値を記憶する動作は、原
稿１が読取り部にセツトされていない状態で行わ
れる。コントローラ１６から出力される信号Ｄを
“高”レベルにし、信号Ａの入力端に設けられた
第１スイツチS¹を閉成し、メモリ１３とＤ／Ａ変
換器１４間に設けられた第２スイツチS²及び乗算
器１５に画信号Ｂを入力する経路に設けられた第
３スイツチS³を開成状態にし、背景板を走査して
得られた白レベルのセンサ出力から形成された
2n（本実施例では32ビツト）画素平均値信号Ａが
Ａ／Ｄ変換されてデイジタル量に符号化され、該
デイジタル量は逆数変換器１２で逆数値が算出さ
れ信号Ｃによつてライトモードに保持されたメモ
リ１３に記憶される。メモリ１３に逆数値が記憶
されるとコントローラ１６は信号Ｃをリードモー
ドに切換え、且つ信号Ｄを“低”レベルに変化さ
せ第１スイツチS¹を開成、第２及び第３スイツチ
S²，S³を閉成し、原稿１の送り装置を駆動させて
読取り位置に原稿をセツトし、メモリ１３は読出
しモードに設定される。メモリ１３に記憶された
背景板白レベルの逆数値はＤ／Ａ変換器１４によ
つてアナログ信号に戻され、乗算器１５に乗数入
力として与えられ、該乗算器１５の他の非乗数入
力には原稿から読取られた画信号Ｂが与えられて
両入力の演算処理が実行されて出力信号Ｅが形成
される。

ここで、上記乗数入力と被乗数入力とは、１ラ
イン毎に同期がとられた信号として与えられる
が、被乗数の画信号Ｂはライン両端に近づくにつ
れてシエーデイング効果等によつて出力が低下す
る傾向を有しているのに対して、乗数の方は逆数
値として与えられているため両端に近づくにつれ
て値が大きくなり、従つて乗算器１５によつて掛
け合わされた結果の補正出力は信号Ｅに示す如湾
曲がほとんどなく出力レベルがほぼ一定した信号
を得ることができ、よつて上述した、蛍光灯の輝度分布のバラツキ、レベルによるシエーデイング効果、及びセンサのバラツキ等を総合的に補正することができる。

上記ブロツク図においてＡ／Ｄ変換器１１と逆
数変換器１２の１組の信号Ｄのモード切換えによ
り実際の回路では１個のICを両用することがで
きる。

次に、第３図を示して本発明をより詳細に説明
する。第３図において、メモリ１３は第２図のブ
ロツク図に示したメモリ１３に対応し、先行走査
によつてセンサ５にて予め読取つた背景板白レベ
ルの32画素毎の平均値における逆数値が収納され
る。該メモリ１３には、コントローラ１６に設け
られたカウンタ（図示せず）から出力される計数
値（CP₁₆，CP₃₂，T₆，T₁₂）―背景板の白レベ
ルを意味する―を一時記憶するラツチ回路１７及
びセレクタ１９が接続されている。該セレクタ１
９は次段に設けられた信号処理回路１８に入力す
る信号を、メモリに格納された情報を読み出して
与えるか或いはカウンタからの計数値を与えるか
を切り換え選択するためのもので、第２図に示す
第２スイツチS²に相当する。

信号処理回路１８は、第２図に示したＡ／Ｄ変
換器１１、逆数変換器１２、Ｄ／Ａ変換器１４及
び乗算器１５の機能を具備してなり、第１スイツ
チS₁（第２図の第１スイツチS¹及びS³に対応）を
介して与えられる画信号v₀（第２図の画信号Ｂ）
を入力し、セレクタ１９を介して与えられるメモ
リ１３より読出されたセンサ５の出力と逆の関係
にある逆数値の信号との間で乗算処理され、補正
が施された信号V_DA（第２図の補正された画信号
Ｅに対応）が導出される。信号処理回路１８の出
力V_DAは補正出力として画像再生回路等に与えら
れる他、予め背景板の白レベルの逆数値を記憶さ
せるために、コンパレータ２０の一方の端子に入
力される。このコンパレータ２０の他の端子に
は、ピークホロワ回路２１を介してピーク値が与
えられている。このため、コンパレータ２０は、
上記出力信号V_DA及びピーク値との比較を行い、
この比較結果を次のナンドゲート２２に出力す
る。ピークホロワ回路２１は、後で詳述する平均
値の信号A_INTの最高値を保持するための保持回路
である。ナンドゲート２２はゲート信号GATE
が入力されており、該ナンドゲート２２は、この
ゲート信号GATEが加えられている状態で動作
状態となり、上記コンパレータ２０の比較結果の
信号を、フリツプフロツプF₁のＴ端子に与えて
いる。該フリツプフロツプF₁及び次段のフリツ
プフロツプF₂を介して上記ラツチ回路１７を制
御するためのT_ADF信号及びT_SET信号が形成され
る。同図においてT_AD信号はコントローラ１６か
ら与えられる信号で背景板の白レベル信号を読取
つてメモリ１３に格納する状態で“高”レベル、
通常の原稿を走査する状態で“低”レベル信号と
して与えられるもので、第２図の信号Ｄに対応す
る。

以上のように、第３図の回路において、信号処
理回路１８は、第２図のＡ／Ｄ変換器１１、Ｄ／
Ａ変換器１４、乗算器１５及び逆数変換器１２の
機能を備えたものである。またラツチ回路１７、
ピークホロワ回路２１、コンパレータ２０、ナン
ドゲート２２及びフリツプフロツプF₁，F₂は、
逆数変換器１２の一部を構成することになる。

次に第３図に示すブロツク図にかかる動作を第
４図の各信号のタイムチヤートと共に説明する。
原稿を読取つて画像信号を形成するに先立ち、背
景板が走査されて白レベルのセンサ出力が形成さ
れ、メモリ１３に格納される。メモリ１３に格納
される動作は、コントローラ１６によつてT_ADに
“高”レベル信号が与えられて補正データ検出モ
ードに切換えられると共にメモリ１３をT_R/W信号
（第２図の信号Ｃに対応）によつて書込みモード
に設定される。一方信号処理回路１８の入力とし
てカウンタ出力CP₁₆，CP₃₂，T₆，T₁₂が入力さ
れるようにセレクタ１９を上記T_AD信号によつて
セレクトし、第１スイツチS₁をａ側に倒して32画
素毎に背景板の白レベル画信号の逆数値を求める
べく第２図の信号Ａとして信号A_INT（平均値信号
A_INT）が上記信号処理回路１８のアナログ入力端
子してあるリフアレンス入力に与えられるように
接続されている。

尚、上記カウンタの出力であるCP₁₆，CP₃₂，
T₆，T₁₂は第４図のタイムチヤートに示すT₁₂信
号の周期ｔ secに対して、T₆＝ｔ／２，CP₃₂＝
ｔ／４，CP₁₆＝ｔ／8secの関係を満たす連続パ
ルス信号として与えられる。そのため、カウンタ
は基本クロツクをカウントし、16段階のの信号と
して上述の信号を出力する。上記背景板の補正デ
ータ検出モードにおいて、ピークホロワ回路２１
では平均値信号A_INTの最大値が保持され、コンパ
レータ２０の＋入力側に与えられ、―入力側に与
えられる信号処理回路１８からの出力V_DAとの比
較がなされる。

第４図のタイムチヤートは、コンパレータ２０
における平均値信号A_INT（実線）、信号処理回路１
８からの処理信号V_DA（破線）及び最大値信号
Peak（一点鎖線）の間の比較動作を示している。
特に、第４図のタイムチヤートにおいて、平均値
信号A_INTは、背景板の白レベルを読取つたセンサ
５の32画素分の平均値を求める過程を含めて示し
ている。この平均値を求め方としては、例えば先
に示した通り、特願昭52−105554号（特開昭54−
43388号）に明記している通りであり、32画素分
の各出力に応じた信号を逐一コンデンサにチヤー
ジさせていき、その出力を信号A_INTとして示して
いる。

また、破線で示す信号V_ADは信号処理回路１８
が動作しているため、この信号処理回路１８の出
力状態をリアルタイムで示している。センサ５に
て読取られた白色背景板の32画素分は、上述のよ
うに32画素平均化モードＰで平均化され、この値
は、白レベルのための補正データ検出モードＱで
保持されている。第４図において補正データ検出
モードＱの各イ）、ロ）及びハ）はセンサ５から
の白色背景板にかかる出力を平均した結果の平均
値信号A_INTの値がPeak値に対して次のような関
係にあることを表している。

イ）はA_INTの値がPeak値の半分ロ）はA_INTの値がPeak値に等しいハ）はA_INTの値がPeak値の半分以下上記信号処理回路１８は乗算機能を具備してお
り、回路の定数値よりアナログ入力信号（リフア
レンス入力）に対して２倍のレベルの出力が得ら
れるように設計され、且つMSB端子が“高”レ
ベルに保持されることによつて２倍の精度が得ら
れる。例えば補正データ検出モードで平均値A_INT
の値がPeak値までのカウンタ出力の値に応じて
処理信号V_DAが振れる。つまり、信号処理回路１
８は、コントローラ１６のカウンタの出力
“0000”から“1111”までの16段階の変化に応じ
て、出力信号V_ADが16段階に振れ、“0000”でリ
フアレンス入力端に入力される信号の１倍の出力
を、“1111”で２倍の出力を行うことになる。

上記イ）の場合にはカウンタの値が“1111”に
なつた状態でピークホロワ回路２１のPeak値と
処理信号V_DAの値が同じになり、コンパレータ２
０が作動してフリツプフロツプF₁を起動し、
T_ADF信号が立ち上がる。該T_ADF信号の立ち上が
りでカウンタの内容“1111”がラツチ回路１７に
一時ラツチされ、その内容が続いて与えられるコ
ントローラ１６からのT_R/W信号の“低”レベルの
期間にメモリ１３に書込まれる。

またロ）の場合には、同様にカウンタの内容が
“0000”の時に、Peak値と信号V_DAとが一致して
おり、そのカウント値がラツチされ、その内容が
メモリ１３に書込まれる。ハ）の場合は処理信号
V_DAの値がPeak値と交差せず、コンパレータ２０
は作動することはない。この場合フリツプフロツ
プF₂が動作してT_EST信号が立ち下がり、その
“低”レベル信号でもつてラツチ１７は無条件に
“1111”がセツトされる。その後にメモリ１３に
T_R/W信号の“低”レベル期間で書込みが実行され
る。

ここで、第４図における32画素の平均化の過程
において、信号処理回路１８より、破線で示す通
りカウンタからの出力に応じて信号V_ADが出力さ
れる。この場合、平均化の途中において処理信号
V_ADが、ピークホロワ回路２１で保持されたPerk
値と交われば、コンパレータ２０より信号が出力
されることになるが、ナンドゲート２２の一方に
は、先に示したGATE信号にてこの出力を無効
にしている。即ちGATE信号は、32画素平均化
モードＰの状態では、ナンドゲート２２を非動作
状態にしており、補正データ検出モードＱの状態
で動作状態にする信号である。

第４図のタイムチヤートで32画素平均化モード
Ｐでは32画素の平均値を算出しているが、補正デ
ータ検出モードＱ及びメモリ書込みモードＲ時で
は続きの32画素分は平均化されない。平均化すべ
きブロツク（32画素分）を指定する信号はコント
ローラ１６から与えられるT_INT信号で“低”レベ
ル期間に32画素を平均化している。該T_INT信号は
１ライン毎に反転する信号として与えられている
ため、２ラインで2048画素の各々32画素の平均化
を実行することができる。かりに２ラインの内一
方を奇数ブロツクライン、他方を偶数ブロツクラ
インとすると１ラインの走査毎に奇数、偶数ブロ
ツクラインが入れ替つている。奇数ブロツクライ
ンは背景板の白色の画信号v₀の１〜31，64〜95，
…1984〜2015の計32ブロツク分の平均値A_INTの逆
数値がメモリの２，４，６，…64番地に書込まれ
る。偶数ブロツクラインでは画信号v₀の32〜63，
94〜127，…2016〜2048の計32ブロツク分の平均
値A_INTの逆数値がメモリの３，５，７，…65番地
に書込まれ、２ブロツクラインの操作により１ラ
イン分の平均値A_INTの逆数値が書込まれることに
なる。

第５図は補正データ検出モードＱでの平均値
A_INT、コンパレータ出力V_DA及びPeak値の関係を
示し、Peak値を1.0とすると平均値A_INTの値が
Peak値の半分、即ち0.5の時には出力V_DAは０〜
ｔ sec間に0.5から1.0に増加し、また平均値A_INT
の値が、Perk値と等しい時には、０〜ｔ sec間
に1.0から2.0に増加する。これは、信号処理回路
１８のMSB端子が常に“高”レベルでかつリフ
アレンス入力に対して出力が２倍になるように設
計されているためである。第５図ａの場合カウン
タの内容が“0000”の時にPeakと交差しており、
こ時メモリ１３には“0000”が書込まれるが、そ
の相対値を1.0とすると、ｂでは相対値は1.33、
ｃでは相対値2.0となり、メモリ１３には平均値
A_INTの逆数値（相対的に）が書込まれたことにな
る。なお、ｄの場合はPeakと交差しないのでメ
モリ１３には相対値2.0（カウンタの内容では
“1111”）が書込まれる。

上記のようなメモリ１３に補正データの書込み
が実行された後、続いて原稿面の走査が行われ、
情報の読取りが実行される。原稿読取り時には、
T_AD信号が“低”レベルに切換えられ、メモリ１
３を読出しモードに設定すると共に、セレクタ１
９をメモリ１３からの出力を信号処理回路１８に
入力するようにセレクトし、第１スイツチS₁をｂ
側に倒して信号処理回路１８のリフアレンス入力
に画信号v₀を入力する。信号処理回路１８は上記
のように乗算機能を備えているため、処理出力
V_DAとしてはメモリ１３から読出された上記背景
板白レベルの逆数値と背景板を読取つた時のセン
サ出力と相似形の画信号v₀が乗算された補正出力
が得られる。逆数値の乗算処理による補正によつ
て、出力は平坦化され均一な画信号となる。

以上本発明によれば、原稿の読取り前に、予め
基準領域を走査して、各読取素子の信号の逆数値
を求める際に、上記読取素子の特定数を１組とし
てブロツク化し、このブロツク毎での各読取素子
の信号の平均値を求めてた上で、その平均値より
逆数値を求めており、この逆数値を記憶させ、原
稿の読取信号と上記記憶された逆数値との乗算と
による出力補正を行つているため、各読取素子毎
に対応して記憶手段を必要とせず、回路全体を簡
略化できるとともに、個々の読取素子毎に逆数値
を記憶させるものと同等の出力補正が可能とな
る。

しかも、逆数値を求めるための複雑な演算回路
を用いることなく、デイジタルカウンタでカウン
トされた値をそのまま、読取素子の補正値（逆数
値）として所定の領域に記憶させることができ
る。特にアナログ信号（読取り信号）をカウンタ
のカウント値に応じて乗算する信号処理回路を、
補正値の逆数値を求めるための手段及び逆数値と
実際の読取り信号との乗算手段として兼用できる
ため、回路構成をより簡略化できる。

【図面の簡単な説明】

第１図は読取り系を示す模型図、第２図は本発
明による概要を示すブロツク図、第３図は本発明
による要部ブロツク図、第４図は本発明の動作を
説明するためのタイムチヤート、第５図は本発明
の動作を説明するためのV_DAとメモリ書込み内容
との関係を示す図である。１；原稿、５；センサ、６；背景板、１２；逆
数変換器、１３；メモリ、１５；乗算器、１６；
コントローラ、１７；ラツチ回路、１８；信号処
理回路、１９；セレクタ、２０；コンパレータ、
２１；ピークホロワ回路、A_INT；平均値信号、
v₀；画信号、T_ADF；ラツチ信号、V_DA；補正信号
（処理信号）、T_AD；切換信号、CP₁₆，CP₃₂，T₆，
T₁₂；カウント信号。

Claims

【特許請求の範囲】１原稿の情報領域を読取るために原稿の走査ラ
インに対応して設けられた多数の読取素子を配列
されたセンサを具備し、原稿の画信号を得るもの
において、上記センサの各読取素子の特定数を１組として
ブロツク化し、該ブロツク毎の上記基準領域の読
取り信号を平均化してなる平均化手段と、該平均化手段の平均化された信号の最大値を保
持してなる保持手段と、クロツク信号の所定数をカウントするカウンタ
と、上記センサの各読取素子の特定数を１組として
ブロツク化したそのブロツクに対応して記憶領域
を有しそのブロツク化した各読取素子固有の補正
値を記憶し、且つ読出可能な記憶手段と、上記基準領域の読取り時に上記カウンタからの
カウント値を、原稿の情報領域の読取り時に上記
記憶手段より読出される補正値を選択的に出力さ
せるセレクタと、原稿の情報を読取つた画信号又は上記基準領域
の読取り信号をアナログ入力端子より入力し、該
入力信号を上記セレクタから出力されるデジタル
値に応じて乗算した信号を出力する信号処理回路
と、上記基準領域の読取り時に上記信号処理回路よ
り出力される信号が上記最大値保持手段の最大値
以上になると信号を出力する比較手段と、該比較手段の出力に応答して、その時の上記カ
ウンタのカウント値を上記センサのブロツク化し
た読取素子の補正値として上記記憶手段の決めら
れた領域に記憶させる書き込み信号を出力させる
手段と、上記センサにて原稿の情報領域を走査している
時に、上記各読取素子のブロツクに対応して記憶
された補正値を上記記憶手段より読み出し、この
補正値を上記セレクタを介して上記信号処理回路
に与え且つ原稿の情報領域における各読取素子に
よる読取信号を上記信号処理回路のアナログ端子
に入力する制御手段と、を備え上記信号処理回路より補正出力を行うこと
を特徴とする読取り出力の補正装置。