JPH02197151A - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法Info
- Publication number
- JPH02197151A JPH02197151A JP1015037A JP1503789A JPH02197151A JP H02197151 A JPH02197151 A JP H02197151A JP 1015037 A JP1015037 A JP 1015037A JP 1503789 A JP1503789 A JP 1503789A JP H02197151 A JPH02197151 A JP H02197151A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- lead frame
- frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、樹脂封止型半導体装置及びその製造方法に関
する。
する。
（従来の技術）
近年、ＩＣカードやメモリカードの発達につれ、それら
のカードの中に搭載されるＩＣパッケージの薄形化が必
要となってきている。
のカードの中に搭載されるＩＣパッケージの薄形化が必
要となってきている。
このようなカードの中に搭載される半導体装置としては
、例えば特開昭５９−１７５７５３号に示されるものが
ある。
、例えば特開昭５９−１７５７５３号に示されるものが
ある。
第６図はかかる第１の先行技術を示す半導体装置の製造
工程断面図である。
工程断面図である。
この図に示すように、対向するリードフレーム１．１間
に耐熱性合成樹脂からなる絶縁性のフィルム２を設け〔
第６図（ａ）参照〕、該フィルム２上に半導体素子４を
導電性ペースト５によりマウントし、半導体素子４とそ
の回りに配設されたリードフレーム１との間をワイヤ３
により配線した〔第６図（ｂ）参照〕後、モールド樹脂
６により封止するようになっている〔第６図（ｃ）参照
〕。
に耐熱性合成樹脂からなる絶縁性のフィルム２を設け〔
第６図（ａ）参照〕、該フィルム２上に半導体素子４を
導電性ペースト５によりマウントし、半導体素子４とそ
の回りに配設されたリードフレーム１との間をワイヤ３
により配線した〔第６図（ｂ）参照〕後、モールド樹脂
６により封止するようになっている〔第６図（ｃ）参照
〕。
ここで、絶縁性フィルム２は非常に薄いため、第６図（
ｃ）に示すように、非常に薄いパッケージを提供するこ
とができる。
ｃ）に示すように、非常に薄いパッケージを提供するこ
とができる。
また、この種の半導体装置としては、例えば特開昭６１
−１４１１６２号に示すように、半導体素子をマウント
すべきダイパッドを無くしたものも提供されるようにな
ってきている。
−１４１１６２号に示すように、半導体素子をマウント
すべきダイパッドを無くしたものも提供されるようにな
ってきている。
第７図はかかる第２の先行技術を示す半導体装置の製造
工程断面図である。
工程断面図である。
ここでは、半導体素子４をボンディング装置７に取り付
けられている真空吸着器８に固定した後、ワイヤボンデ
ィングを行い〔第７図（ａ）参照〕、その後、半導体素
子４をワイヤ３で保持した状態でモールド樹脂６による
樹脂封止を行う〔第７図（ｂ）参照〕、この装置には半
導体素子４をマウントすべきグイバンドがないため、薄
いパッケージを提供することができる。
けられている真空吸着器８に固定した後、ワイヤボンデ
ィングを行い〔第７図（ａ）参照〕、その後、半導体素
子４をワイヤ３で保持した状態でモールド樹脂６による
樹脂封止を行う〔第７図（ｂ）参照〕、この装置には半
導体素子４をマウントすべきグイバンドがないため、薄
いパッケージを提供することができる。
更に、この種の半導体装置としては、例えば特開昭６２
−２１９６４３号に示すように、半導体素子をマウント
すべきグイバンドを無（し、樹脂により仮固定を行った
後に樹脂封止するようにしたものも提供されるようにな
ってきている。
−２１９６４３号に示すように、半導体素子をマウント
すべきグイバンドを無（し、樹脂により仮固定を行った
後に樹脂封止するようにしたものも提供されるようにな
ってきている。
第８図はかかる第３の先行技術を示す半導体装置の製造
工程断面図である。
工程断面図である。
リードフレーム１はテーブル９にセソ（・され、半導体
素子４は昇降制御可能な支持部１０にのせられ、半導体
素子４の表面はリードフレームｌの」−面と同一高さと
なるように動かされ、ワイヤ３によりワイヤボンディン
グされる。その後、レンジボッティング等の仮固定樹脂
１１によって、半導体素子４、ワイヤ３、リードフレー
ム１内端を仮固定して一体化する。その後、封止樹脂に
よりモールド樹脂封止される。この装置も同様にダイパ
ッドがないため、薄いパンケージを提供することができ
る。
素子４は昇降制御可能な支持部１０にのせられ、半導体
素子４の表面はリードフレームｌの」−面と同一高さと
なるように動かされ、ワイヤ３によりワイヤボンディン
グされる。その後、レンジボッティング等の仮固定樹脂
１１によって、半導体素子４、ワイヤ３、リードフレー
ム１内端を仮固定して一体化する。その後、封止樹脂に
よりモールド樹脂封止される。この装置も同様にダイパ
ッドがないため、薄いパンケージを提供することができ
る。
（発明が解決しようとする課題）
しかしながら、前記第１先行技術としての半導体装置に
おいては、第６図（ｂ）に示すように、リードフレーム
１の厚み（０，１５ｍｍ前後）と半導体素子４の厚み（
０，３５〜０．５１１）とが相違しているため、ワイヤ
３が半導体素子４のコーナに触れるというエッヂショー
トが生じる。
おいては、第６図（ｂ）に示すように、リードフレーム
１の厚み（０，１５ｍｍ前後）と半導体素子４の厚み（
０，３５〜０．５１１）とが相違しているため、ワイヤ
３が半導体素子４のコーナに触れるというエッヂショー
トが生じる。
また、前記第２先行技術としての半導体装置においては
、半導体素子４の固定がワイヤ３のみなので、第７図（
ｂ）に示すように、モールド時に半導体素子４の位置が
ずれて傾き製品に支障を来す。
、半導体素子４の固定がワイヤ３のみなので、第７図（
ｂ）に示すように、モールド時に半導体素子４の位置が
ずれて傾き製品に支障を来す。
また、前記第３先行技術としての半導体装置においては
、仮固定樹脂が半導体素子４の表面に盛られるため、第
８図（ｂ）に示すように、パフケージを極度に薄くする
には不都合である。というのは、仮固定樹脂１１がモー
ルド時に盛り上がるため、その上部に薄く樹脂を充填す
ることが困難になり、薄形パッケージの形成が難しくな
る。
、仮固定樹脂が半導体素子４の表面に盛られるため、第
８図（ｂ）に示すように、パフケージを極度に薄くする
には不都合である。というのは、仮固定樹脂１１がモー
ルド時に盛り上がるため、その上部に薄く樹脂を充填す
ることが困難になり、薄形パッケージの形成が難しくな
る。
本発明は、上記問題点を除去し、薄形化が可能な樹脂封
止型半導体装置及びその製造方法を提供することを目的
とする。
止型半導体装置及びその製造方法を提供することを目的
とする。
（課題を解決するための手段）
本発明は、上記目的を達成するために、ダイパッドを無
くした薄形の樹脂封止型半導体装置において、ダムを形
成したリードフレームと、該ダムと半導体素子の側面と
の間を仮固定する樹脂と、該樹脂により半導体素子を側
面で固定し、配線が施された後、モールド樹脂封止する
ようにしたものである。
くした薄形の樹脂封止型半導体装置において、ダムを形
成したリードフレームと、該ダムと半導体素子の側面と
の間を仮固定する樹脂と、該樹脂により半導体素子を側
面で固定し、配線が施された後、モールド樹脂封止する
ようにしたものである。
（作用）
本発明によれば、上記のように、半導体素子の表面とリ
ードの表面を同じ高さで固定し、また、その固定は半導
体素子の側面で行うようにしたので、半導体素子は頭（
ことなく、安定した超薄形のパッケージを得ることがで
きる。
ードの表面を同じ高さで固定し、また、その固定は半導
体素子の側面で行うようにしたので、半導体素子は頭（
ことなく、安定した超薄形のパッケージを得ることがで
きる。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の実施例を示す半導体素子の仮＼
固定状態を示す平面図、第２図は第１図のＡ−Ａ線断面
図、第３図は第１図のＢ−Ｂ線断面図、第４図はその半
導体素子のモールド後のＡ−Ａｌ断面図、第５図はその
半導体素子のモールド後のＢＢ線断面図である。
図、第３図は第１図のＢ−Ｂ線断面図、第４図はその半
導体素子のモールド後のＡ−Ａｌ断面図、第５図はその
半導体素子のモールド後のＢＢ線断面図である。
まず、第２図及び第３図に示すように、ダイパッド（タ
ブ）がなく、かつ仮固定樹脂が入るようにダム２２が形
成されたリードフレーム２３が用意される。このリード
フレーム２３の表面の高さは半導体素子４の表面と同じ
高さになり、ワイヤボンディングによるエッヂショート
が防げるようにセットされる。そして、リードフレーム
２３はボンディング装置２０上に載置され、その中央部
に真空吸着器２１により半導体素子４を配置し、ボッテ
ィング樹脂２４によってリードフレーム２３のダム２２
と半導体素子４の側面との仮固定を行う。このようにし
て、半導体素子４の側面を仮固定した後、半導体素子４
の高さと同一のリードフレーム２３に低ループのワイヤ
ボンディングを行う。その後、このリードフレーム２３
はトランスファーモールド装置によってモールドされ、
半導体素子４、ワイヤ３、リードフレーム２３内端部分
は樹脂封止される。
ブ）がなく、かつ仮固定樹脂が入るようにダム２２が形
成されたリードフレーム２３が用意される。このリード
フレーム２３の表面の高さは半導体素子４の表面と同じ
高さになり、ワイヤボンディングによるエッヂショート
が防げるようにセットされる。そして、リードフレーム
２３はボンディング装置２０上に載置され、その中央部
に真空吸着器２１により半導体素子４を配置し、ボッテ
ィング樹脂２４によってリードフレーム２３のダム２２
と半導体素子４の側面との仮固定を行う。このようにし
て、半導体素子４の側面を仮固定した後、半導体素子４
の高さと同一のリードフレーム２３に低ループのワイヤ
ボンディングを行う。その後、このリードフレーム２３
はトランスファーモールド装置によってモールドされ、
半導体素子４、ワイヤ３、リードフレーム２３内端部分
は樹脂封止される。
なお、上記実施例においては、半導体素子４の四側面を
ポツティング樹脂２４により仮固定するものを示したが
、両側面、即ち二側面のみを同様に仮固定するようにし
てもよい。また、リードフレーム２３を半導体素子４の
全ての側面に配置し、ワイヤ３による配線を行うように
してもよい。
ポツティング樹脂２４により仮固定するものを示したが
、両側面、即ち二側面のみを同様に仮固定するようにし
てもよい。また、リードフレーム２３を半導体素子４の
全ての側面に配置し、ワイヤ３による配線を行うように
してもよい。
また、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づき種々の変形が可能であり、それら
を本発明の範囲から排除するものではない。
本発明の趣旨に基づき種々の変形が可能であり、それら
を本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、半導体
素子の表面とリードフレームの表面を同じ窩さで固定し
、また、その仮固定は半導体素子の側面で行うようにし
たので、半導体素子は傾くことなく、安定した超薄形の
パッケージを得ることができる。
素子の表面とリードフレームの表面を同じ窩さで固定し
、また、その仮固定は半導体素子の側面で行うようにし
たので、半導体素子は傾くことなく、安定した超薄形の
パッケージを得ることができる。
第１図は本発明の実施例を示す半導体素子の仮固定状態
を示す平面図、第２図は第１図のＡ−Ａ線断面図、第３
図は第１図のＢ−Ｂ線断面図、第４図はその半導体素子
のモールド後のＡ−Ａ線断面図、第５図はその半導体素
子のモールド後のＢＢ線断面図、第６図は第１の先行技
術を示す半導体装置の製造工程断面図、第７図は第２の
先行技術を示す半導体装置の製造工程断面図、第８図は
第３の先行技術を示す半導体装置の製造工程断面図であ
る。 ３・・・ワイヤ、４・・・半導体素子、２０・・・ボン
ディング装置、２１・・・真空吸着器、２２・・・ダム
、２３・・・リードフレーム、２４・・・ボッティング
樹脂。 第１図 第１にの１３−Ｂ線−語記 第３図 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外１名）ｖ−＃ｊ４
４ｈＥ−ｆｖド＆ｎＡ−ＡｔＡｔｆｒｍ５第４図 捲嘔噂４存１３．モールド後、のＢ−β（寒１すＴｅ１
Ｊ第５図 第７／ｌ光ｆｒ装衝の製置ニオ呈断面語第６図 第 図 那３の光利Ａ女−１の製遁ニオ呈断面固第８図
を示す平面図、第２図は第１図のＡ−Ａ線断面図、第３
図は第１図のＢ−Ｂ線断面図、第４図はその半導体素子
のモールド後のＡ−Ａ線断面図、第５図はその半導体素
子のモールド後のＢＢ線断面図、第６図は第１の先行技
術を示す半導体装置の製造工程断面図、第７図は第２の
先行技術を示す半導体装置の製造工程断面図、第８図は
第３の先行技術を示す半導体装置の製造工程断面図であ
る。 ３・・・ワイヤ、４・・・半導体素子、２０・・・ボン
ディング装置、２１・・・真空吸着器、２２・・・ダム
、２３・・・リードフレーム、２４・・・ボッティング
樹脂。 第１図 第１にの１３−Ｂ線−語記 第３図 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外１名）ｖ−＃ｊ４
４ｈＥ−ｆｖド＆ｎＡ−ＡｔＡｔｆｒｍ５第４図 捲嘔噂４存１３．モールド後、のＢ−β（寒１すＴｅ１
Ｊ第５図 第７／ｌ光ｆｒ装衝の製置ニオ呈断面語第６図 第 図 那３の光利Ａ女−１の製遁ニオ呈断面固第８図
Claims (4)
- （１）ダイパッドを無くした薄形の樹脂封止型半導体装
置において、 （ａ）ダムを形成したリードフレームと、 （ｂ）該ダムと半導体素子の側面との間を仮固定する樹
脂と、 （ｃ）該樹脂により半導体素子を側面で固定し、配線が
施された後、モールド樹脂封止してなる樹脂封止型半導
体装置。 - （２）前記ダムをリードフレームのインナーリードに形
成してなる請求項１記載の樹脂封止型半導体装置。 - （３）リードフレームと半導体素子の固着はシリコン樹
脂、エポキシ樹脂、ポリイミド樹脂等の絶縁性の樹脂か
らなる接着剤であることを特徴とする請求項１記載の樹
脂封止型半導体装置。 - （４）ダイパッドを無くした薄形の樹脂封止型半導体装
置の製造方法において、 （ａ）リードフレームにダムを設け、 （ｂ）該ダムと半導体素子の側面との間に樹脂による仮
固定を行い、 （ｃ）前記リードフレームと半導体素子間に配線を施し
、 （ｄ）モールド樹脂封止を行うようにしたことを特徴と
する樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015037A JP2596606B2 (ja) | 1989-01-26 | 1989-01-26 | 樹脂封止型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015037A JP2596606B2 (ja) | 1989-01-26 | 1989-01-26 | 樹脂封止型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02197151A true JPH02197151A (ja) | 1990-08-03 |
| JP2596606B2 JP2596606B2 (ja) | 1997-04-02 |
Family
ID=11877637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1015037A Expired - Fee Related JP2596606B2 (ja) | 1989-01-26 | 1989-01-26 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596606B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855952A (ja) * | 1994-08-16 | 1996-02-27 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
| JP2008060562A (ja) * | 2006-08-04 | 2008-03-13 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181025A (ja) * | 1983-03-31 | 1984-10-15 | Toshiba Corp | 半導体装置 |
-
1989
- 1989-01-26 JP JP1015037A patent/JP2596606B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181025A (ja) * | 1983-03-31 | 1984-10-15 | Toshiba Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855952A (ja) * | 1994-08-16 | 1996-02-27 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
| JP2008060562A (ja) * | 2006-08-04 | 2008-03-13 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2596606B2 (ja) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245215A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US5087961A (en) | Semiconductor device package | |
| KR920008253B1 (ko) | 접적회로의 지지 어셈블리 | |
| US5834835A (en) | Semiconductor device having an improved structure for storing a semiconductor chip | |
| JPH05343588A (ja) | 一部モールド型ｐｃｂチップキャリヤタイプパッケージ | |
| JPH08306853A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| KR20050071637A (ko) | 광 센서 패키지 | |
| JPH03503699A (ja) | 予備成形したチップキャリヤキャビティパッケージ | |
| JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JP2874279B2 (ja) | 薄型半導体装置の製造方法 | |
| JP2002231881A (ja) | 半導体チップパッケージ | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JPH07161876A (ja) | 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 | |
| JPH02197151A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS6352461A (ja) | 半導体装置 | |
| JPH06188333A (ja) | 半導体装置 | |
| JPH05109976A (ja) | 半導体装置 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| KR100431315B1 (ko) | 반도체패키지및그제조방법 | |
| EP1381084A1 (en) | Semiconductor device and method of its fabrication | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |