JPH0219772A - パルス振幅データサンプリング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はパルス信号の諸元測定装置に関し、特に、例
えばレーダ（Ｒａｄａｒ）、Ｅ　Ｓ　Ｍ　（ＩＩ！１ｅ
ｃｔｒｏｎｉｃ　５ｕｐｐｏｒｔ　Ｍｅａｓｕｒｅ）や
Ｅ　ＣＭ　（Ｅｌｅｃｔｒｏｎｉｃ　Ｃｏｕｎｔｅｒ　
Ｍｅａｓｕｒｅ）分野におけるパルス振幅データサンプ
リング回路に関するものであ４゜ 〔従来の技術〕 従来この種の装置として第３図に示すものかあた。第３
図はサンプリングするデータを３つとし３つのデータの
中からパルス振幅サンプリングデータを選択するパルス
振幅データサンプ１！ング回路を示している０図におい
て１は入力パルス信号、２はクロックパルス１８を与え
る毎にディジタル値３を出力するＡ／Ｄ変換回路、５Ｉ
はスレッショルドレベル４とディジタル値３を比較し、
信号検出信号６を出力する第１比較器、７．は信号検出
信号６を１クロツク分遅延させる第１Ｄフリツプフロツ
プ、８１は信号検出信号６とＤフリップフロップ７Ｉの
出力の論理積をとり立上り微分パルス９を出力する第１
ＯＲゲート、１ｚ、１ｓは立上り微分パルス９を入力し
、それぞれ第１遅延立上り微分パルス１０、第２遅延立
上り微分パルス１１を出力する第２．第３Ｄフリツプフ
ロツプ、１４ｔ−１４，はディジタル値３を記憶する第
１〜第３レジスタ、２０は入力信号のパルス幅を求める
パルス幅検出回路、５．はパルス幅２３と第１比較デー
タ２１とを比較する第２比較器、５゜はパルス幅２３と
第２比較データ２２を比較する第３比較器、２２は第２
比較器５□と第３比較器５、出力の論理和をとるＮＡＮ
Ｄゲート、２４は第３比較器５．の出力を反転する反転
ゲート、８２は第２比較器５□と反転ゲート２４の出力
の論理積をとる第２ＯＲゲート、１７は第１〜３レジス
タの出力であるパルス振幅サンプリングデータである。

次に、動作を第３図について説明する。

入力パルス信号１がＡ／Ｄ変換回路２に入力すると、ク
ロックパルス１８が与えられる毎にディジタル値３が得
られる。第１比較器５．ではディジタル値３がスレッシ
ョルドレベル４を越えたかどうかの比較を行い、雑音と
信号の区別をし、信号検出信号６を検出する。第１Ｄフ
リツプフロツプ７、で１クロツク分、信号検出信号６を
遅らせ、第１ＯＲゲート８Ｉに入力することにより立上
り微分パルス９ができる。立上り微分パルス９を第ルジ
スタ１４１のイネーブル端子に出力すると、始めてスレ
ッショルドレベル４を越えた時のディジタル値３が第２
レジスタ１４□に格納される。

また、立上り微分パルス９を１クロツク、２クロツク分
、第２．第３Ｄフリップフロップ７□、７３で遅延させ
、その出力である第１．第２遅延立上り微分パルス１０
．１１をそれぞれ第２．第３レジスタの１４□、１４．
のイネーブル端子に出力すると、第２レジスタ１４□に
はパルス立上りから２クロツク目、第３レジスタ１４３
には３クロツク目のディジタル値３が格納される。パル
ス入力が終了しパルス幅検出回路２０によりパルス幅２
３が検出された後、たとえば第１比較データ２１を「３
」、第２比較データを「５」と設定しておくと、検出さ
れたパルス幅が２以下の場合には、第２．第３比較器５
□、５．の出力は無効となり、ＮＡＮＤゲート２５の出
力が有効となり、第ルジスタ１４１のデータがパルス振
幅サンプリングデータ１７として出力される。また、パ
ルス幅が３以上４以下の時にはＯＲゲート８ｔが有効と
なり第２レジスタ１４□のデータが、５以上の時には第
３レジスタ１４．のデータがそれぞれパルス振幅サンプ
リングデータ１７として出力される。

まとめると、 パルス幅＝１　　ｏｒ　　２　１クロツク目のデータパ
ルス幅＝３　　ｏｒ　　４　２クロツク目のデータパル
ス幅＝５　以上　　３クロツク目のデータがパルス振幅
サンプリングデータ１７となる。

〔発明が解決しようとする課題〕

従来のパルス振幅データサンプリング回路は以上のよう
に構成されているので、比較器が多数必要で回路規模が
大きくなり、しかもパルス入力が終了しパルス幅が検出
されてからでないとサンプリン、グデータが確定せず、
処理時間が長くなるなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、信号検出回路にのみ比較器を用いるだげでよ
く、安価で小型で高速処理可能なパルス振幅データサン
プリング回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明にかかるパルス振幅データサンプリング回路は
、データ有効ビットを設けることにより必要な比較器の
数を１つにし、入力パルスの終了を待たずにパルス振幅
サンプリングデータが確定するようにしたものである・ 〔作用〕 この発明におけるパルス振幅データサンプリング回路は
サンプリングされたデータに有効／無効ビットをつけ、
そのビットの優先順位を判定することにより、パルス幅
によってサンプリングポイントが変化するパルス振幅デ
ータを得る。

〔実施例〕

以下、本発明の一実施例を図について説明する。

第１図は本発明の一実施例によるパルス振幅データサン
プリング回路を示し、これは第３図同様、サンプリング
するデータを３つとし、３つのデータの中からパルス振
幅サンプリングデータを選択する、パルス振幅データサ
ンプリング回路である。

第１図において第３図と同一符号は同−又は相当部分を
示し、１は入力パルス信号、２はクロックパルス１８を
与える毎にディジタル値３を出力するＡ／Ｄ変換回路、
５はディジタル値３とスレッショルドレベルを比較し信
号検出信号６を出力する比較器、７．は信号検出信号６
を１クロック分、遅延させる第１Ｄフリツプフロツプ、
８１は信号検出信号６と第１Ｄフリツプフロツプ７１の
出力の論理積をとり立上り微分パルス９を出力する第１
ＯＲゲート、７．〜７．は立上り微分パルス９を入力し
、それぞれ第１〜第４遅延立上り微分パルス１０〜１３
を出力する第２〜第５Ｄフリツプフロツプ、１４１〜１
４．はディジタル値３を記憶する第１〜第３レジスタ、
１６．．１６□は第２．第３レジスタ１４ｚ、１４−の
データの有効／無効を記憶する第１．第２Ｊ−にフリッ
プフロップ、１５＋、１５ｇは第２．第４遅延立上り微
分パルス１１．１３と信号検出信号３の論理積をとる第
１．第２ＮＯＲゲート、８□、８３は第１．第２Ｊ−に
フリップフロップ１６．．１６□の出力の論理積をとり
第１．第２レジスタ１４．．１４□の出力を制御する第
２．第３ＯＲゲート、１９は第１、第２Ｊ−にフリップ
フロップ１６．．１６２をリセットするリセットパルス
、１７は第１〜第３レジスタ１４．〜１４．の出力であ
るパルス振幅サンプリングデータである。

次に動作を第１図について説明する。

入力パルス信号１がＡ／Ｄ変換回路２に入力すると、ク
ロックパルス１８が与えられる毎にディジタル値３が得
られる。比較器５ではディジタル値３がスレッショルド
レベル４を越えたかどうかの比較を行い、雑音と信号の
区別をし信号検出信号６を出力する。第１Ｄフリツプフ
ロツプ７Ｉで１クロック分、信号検出信号６を遅らせ、
ＯＲゲート８Ｉで信号検出信号６と論理積をとることに
より立上り微分パルス９ができる。立上り微分パルス９
を第ルジスタ１４．のイネーブル端子に出力すると、始
めてスレッショルドレベル１４を越えた時のディジタル
値３が第ルジスタ１４゜に格納される。また、立上り微
分パルス９をそれぞれ１クロツタ分、２クロック分、第
２．第３Ｄフリップフロップ７２．７３で遅延させ、そ
の出力である第１．第２遅延立上り微分パルス１０．１
１をそれぞれ第２．第３レジスタ１４□、１４゜のイネ
ーブル端子に出力すると、第２レジスタ１４□にはパル
ス立上りから２クロツク目、第３レジスタ１４３には３
クロツク目のディジタル値直が格納される。第３Ｄフリ
フプフロップ７．の出力である第２遅延立上り微分パル
ス１１と信号検出信号６を第１ＮＯＲゲート１５１で論
理積をとると、その出力は、パルス立上りから３クロッ
ク分信号入力があった、つまり、パルス幅−３以上であ
ることを示す。同様に第４遅延立上り微分パルス１３と
信号検出信号６を第２ＮＯＲゲート１５２て論理積をと
ると、その出力はパルス幅＝５以上であることを示す。

第１．第２ＮＯＲゲート１５、．１５□の出力により、
パルス幅＝３以上であれば第１Ｊ−にフリップフロップ
１６．が、５以上であれば第１．第２　Ｊ−にフリップ
フロップ１６、．１６□がそれぞれセットされる。第２
Ｊ−にフリップフロップ１６．がセットされていれば第
３レジスタ１４３のデータがパルス振幅サンプリングデ
ータ１７として出力され、第１　Ｊ−にフリップフロッ
プ１６１がセット、第２Ｊ−にフリップフロップ１６□
がリセット状態であれば、第３ＯＲゲート８．が有効に
なり第２レジスタ１４□のデータがパルス振幅サンプリ
ングデータ１７として出力され、第１．第２Ｊ−にフリ
ップフロップ１６．．１６□が共にリセット状態であれ
ば、第２ＯＲゲート８□が有効になり第ルジスタ１４、
のデータがパルス振幅サンプリングデータ１７として出
力される。よって パルス幅−１ｏｒ　　２　１クロツク目のデータパルス
幅＝３　　ｏｒ　　４　２クロツク目のデータパルス幅
＝５　以上　　３クロツク目のデータがパルス振幅サン
プリングデータ１７となる。

なお上記実施例では第１Ｊ−にフリップフロップ１６．
をパルス幅＝３以上を記憶させる素子として使用したが
、本発明では第１Ｊ−にフリップフロップｔ６．をパル
ス幅＝３ｏｒ４のみを記憶させる素子として使用するこ
ともでき、このようにした本発明の第２の実施例を第２
図に示す。図に示すように第２ＮＯＲゲート１５ｔの出
力とリセットパルス１９の論理和をＯＲゲート８．でと
り、第１Ｊ−にフリップフロップ１６．のに端子に出力
するようにすれば、パルス幅＝５以上の時第１フリツプ
フロツプ１６１はリセットされ、このことにより第１Ｊ
−にフリップフロップ１６１はパルス幅が３ｏｒ４の時
のみセット状態になり、第２レジスタ１４２のデータを
パルス振幅サンプリングデータ１７として出力するよう
になる。その他の動作については前記実施例と全く同じ
である。

第２図において１〜１８は第１図の第１の実施例と同一
部分である。

〔発明の効果〕

以上のように、この発明によれば、サンプリングデータ
に有効／無効ビットを設け、その優先順位をとることに
よりデータの選択を行うように構成したので、比較器の
数が１つでよく、装置が安価にでき、かつ入力パルス終
了後のパルス幅を求める演算結果を持つことなくパルス
振幅サンプリングデータが確定するので処理時間の短縮
が可能となる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるパルス振幅データサ
ンプリング回路を示す回路図、第２図は本発明の他の実
施例を示す回路図、第３図は従来のパルス振幅データサ
ンプリング回路を示す回路図である。 図においてｌは入力パルス信号、２はＡ／Ｄ変換回路、
３はディジタル値３．４はスレッショルドレベル、５は
比較器、６は信号検出信号、７１は立上り微分パルス作
成手段を構成する第１のＤフリップフロップ、７□、７
．．７．．７ｓは第１〜第４遅延立上り微分パルス作成
手段を構成する第１〜第４のＤフリップフロップ、８は
第１のＤフリップフロップとともに立上り微分パルス作
成手段を構成する第１ＯＲゲート、９は立上り微分パル
ス、１０−１３はそれぞれ第１〜第４遅延立上り微分パ
ルス、ｌ　４１＋　１４ｇ、　１４ｓは第１〜第３レジ
スタ、１５＋、ＬＬは論理積ゲートを構成する第１．第
２ＮＯＲゲート、８２，８コは論理和ゲートを構成する
第２．第３ＯＲゲート、１６１，１６８は有効／無効記
憶手段を構成する第１．第２のＪ−にフリップフロップ
、１７はパルス振幅サンプリングデータ、１８はクロッ
クパルス、１９はリセットパルスである。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）パルスの長さによってパルス立上りからのサンプ
   リング時間を変化させてパルス振幅データをサンプリン
   グする回路であって、 入力パルス信号をアナログ量からディジタル値に変換す
   るＡ／Ｄ変換回路と、 この変換されたディジタル値の振幅値をスレッショルド
   レベルと比較し、信号検出信号を作成する比較器と、 上記信号検出信号の立上りの微分パルスを作成する立上
   り微分パルス作成手段と、 上記立上り微分パルスを遅延した第１〜第４の遅延立上
   り微分パルスを作成する遅延立上り微分パルス作成手段
   と、 上記立上り微分パルスにより上記Ａ／Ｄ変換されたディ
   ジタル値を記憶する第１レジスタと、上記第２、第３遅
   延立上り微分パルスにより上記ディジタル値を記憶する
   第２、第３レジスタと、上記第２、第３レジスタに記憶
   されているデータが有効であるかどうかを記憶する第１
   、第２の有効／無効記憶手段と、 上記第２、第４遅延立上り微分パルスと上記信号検出信
   号の論理積をとる第１、第２の論理積ゲートと、 上記第１、第２有効／無効記憶手段の出力の論理和をと
   り上記第１、第２レジスタの出力を制御する第２、第３
   の論理和ゲートとを備えたことを特徴とするパルス振幅
   データサンプリング回路。