JPH0219868Y2 - - Google Patents
Info
- Publication number
- JPH0219868Y2 JPH0219868Y2 JP1985166996U JP16699685U JPH0219868Y2 JP H0219868 Y2 JPH0219868 Y2 JP H0219868Y2 JP 1985166996 U JP1985166996 U JP 1985166996U JP 16699685 U JP16699685 U JP 16699685U JP H0219868 Y2 JPH0219868 Y2 JP H0219868Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- microcomputer
- terminal
- input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、マイクロコンピユータ（以下単に
「マイコン」と言う。）装置のリセツト補償装置に
関し、特にRAMのリセツト補償に関する。
「マイコン」と言う。）装置のリセツト補償装置に
関し、特にRAMのリセツト補償に関する。
従来、この種のマイコン装置は、例えば、特開
昭58−82349号公報で示す技術のように、マイコ
ンの暴走によりウオツチドツグ回路が作動し、リ
セツトがかかるとRAM（読み書き可能な記憶素
子）の記憶内容は消去されるものであつた。
昭58−82349号公報で示す技術のように、マイコ
ンの暴走によりウオツチドツグ回路が作動し、リ
セツトがかかるとRAM（読み書き可能な記憶素
子）の記憶内容は消去されるものであつた。
かかる従来の技術によれば、マイコンの暴走に
よりRAMの記憶状態がすべて消去され、マイコ
ンの演算値、例えば時計の現在時刻や車両の走行
距離等の積分値等もすべて初期状態り復帰してし
まう問題があつた。
よりRAMの記憶状態がすべて消去され、マイコ
ンの演算値、例えば時計の現在時刻や車両の走行
距離等の積分値等もすべて初期状態り復帰してし
まう問題があつた。
本考案は、マイコンが暴走事故を発生した時、
マイコンの作動を暴走直前の状態から再開するこ
とを目的としたものである。
マイコンの作動を暴走直前の状態から再開するこ
とを目的としたものである。
そして、本考案は上記目的を達成するための手
段として、リセツト信号が入力されるときRAM
が記憶するデータ信号に基づき処理を再開する
CPU及び入力端子に入力するデータ信号を記憶
するRAMを有するマイコンと、前記マイコンの
出力するウオツチドツグ信号が該CPUの暴走に
係る信号であるときマイコンにリセツト信号を入
力するウオツチドツグ回路と、ラツチ信号が入力
されないときデータ信号を入力して記憶し、ラツ
チ信号が入力されるとき前記RAMにデータ信号
を出力する表示ドライバと、前記マイコンの出力
するウオツチドツグ信号が該CPUの暴走に係る
信号であるとき表示ドライバにラツチ信号を入力
するラツチ保持回路とを具備する。
段として、リセツト信号が入力されるときRAM
が記憶するデータ信号に基づき処理を再開する
CPU及び入力端子に入力するデータ信号を記憶
するRAMを有するマイコンと、前記マイコンの
出力するウオツチドツグ信号が該CPUの暴走に
係る信号であるときマイコンにリセツト信号を入
力するウオツチドツグ回路と、ラツチ信号が入力
されないときデータ信号を入力して記憶し、ラツ
チ信号が入力されるとき前記RAMにデータ信号
を出力する表示ドライバと、前記マイコンの出力
するウオツチドツグ信号が該CPUの暴走に係る
信号であるとき表示ドライバにラツチ信号を入力
するラツチ保持回路とを具備する。
上記した構成によれば、マイコンが暴走事故を
発生した時、表示ドライバに記憶されたデータ信
号がマイコンのRAMに出力され、RAMは前記
データ信号を記憶する。そして、マイコンの
CPUは、RAMが記憶する前記データ信号に基づ
いて処理を再開する。したがつて、マイコンは暴
走直前の状態から再開されることと成る。
発生した時、表示ドライバに記憶されたデータ信
号がマイコンのRAMに出力され、RAMは前記
データ信号を記憶する。そして、マイコンの
CPUは、RAMが記憶する前記データ信号に基づ
いて処理を再開する。したがつて、マイコンは暴
走直前の状態から再開されることと成る。
第１図は本考案の好適な一実施例を示す電気回
路図であり、１はCPUやRAM等を内蔵したマイ
コン、２はウオツチドツグ回路、３は表示器、４
はデータを一時記憶、即ちラツチ機能を有し該表
示器３を作動する表示ドライバ、５はラツチ保持
回路である。
路図であり、１はCPUやRAM等を内蔵したマイ
コン、２はウオツチドツグ回路、３は表示器、４
はデータを一時記憶、即ちラツチ機能を有し該表
示器３を作動する表示ドライバ、５はラツチ保持
回路である。
マイコン１において、端子Ａは表示ドライバ４
の端子CLKへ出力データをシリアル信号として
送出するために方形波の同期クロツク信号、即ち
クロツクパルスを出力する。端子Ｂは表示ドライ
バ４の端子INへ出力データをシリアル信号とし
て出力する。端子Ｃは上記出力データを表示ドラ
イバ４へラツチさせるために端子LATへラツチ
信号を出力する。端子Ｄはウオツチドツグ回路２
とラツチ保持回路５に方形波パルスのウオツチド
ツグ信号を出力する。
の端子CLKへ出力データをシリアル信号として
送出するために方形波の同期クロツク信号、即ち
クロツクパルスを出力する。端子Ｂは表示ドライ
バ４の端子INへ出力データをシリアル信号とし
て出力する。端子Ｃは上記出力データを表示ドラ
イバ４へラツチさせるために端子LATへラツチ
信号を出力する。端子Ｄはウオツチドツグ回路２
とラツチ保持回路５に方形波パルスのウオツチド
ツグ信号を出力する。
ウオツチドツグ回路２は、マイコン１からのパ
ルス信号が絶えると該マイコン１の端子Ｅにリセ
ツト信号を出力する。表示ドライバ４は、ラツチ
信号を入力するとその直前に入力したデータをラ
ツチすると共に、表示器３にデータ表示させ、且
つ、端子OUTからマイコン１の端子Ｆへ常時そ
のデータを送出する機能を有し、従つて、一時記
憶手段としての機能を有することになる。尚、表
示ドライバ４はデータとしてのシリアル信号をそ
のまま、若しくはパラレル信号に変換して表示器
３に導出する。
ルス信号が絶えると該マイコン１の端子Ｅにリセ
ツト信号を出力する。表示ドライバ４は、ラツチ
信号を入力するとその直前に入力したデータをラ
ツチすると共に、表示器３にデータ表示させ、且
つ、端子OUTからマイコン１の端子Ｆへ常時そ
のデータを送出する機能を有し、従つて、一時記
憶手段としての機能を有することになる。尚、表
示ドライバ４はデータとしてのシリアル信号をそ
のまま、若しくはパラレル信号に変換して表示器
３に導出する。
ラツチ保持回路５は、マイコン１からのパルス
信号が絶えると、該マイコン１からのラツチ信号
を持続させる機能を有する。ラツチ保持回路５は
コンデンサ５ａと抵抗５ｂとからなる微分回路、
コンデンサ５ｃ、抵抗５ｄ〜５ｆ、NPN形のト
ランジスタ５ｇ、逆流防止用ダイオード５ｈ〜５
ｉで構成している。マイコン１の端子Ｃと表示ド
ライバ４の端子LAT間は逆流防止用ダイオード
６を介して接続している。また、ダイオード６と
端子LAT間には、トランジスタ５ｇのコレクタ
をダイオード５ｉを介して接続するち共に、抵抗
７を介してアースしている。図中、＋VDDは電源
の正極、８は電源スイツチである。
信号が絶えると、該マイコン１からのラツチ信号
を持続させる機能を有する。ラツチ保持回路５は
コンデンサ５ａと抵抗５ｂとからなる微分回路、
コンデンサ５ｃ、抵抗５ｄ〜５ｆ、NPN形のト
ランジスタ５ｇ、逆流防止用ダイオード５ｈ〜５
ｉで構成している。マイコン１の端子Ｃと表示ド
ライバ４の端子LAT間は逆流防止用ダイオード
６を介して接続している。また、ダイオード６と
端子LAT間には、トランジスタ５ｇのコレクタ
をダイオード５ｉを介して接続するち共に、抵抗
７を介してアースしている。図中、＋VDDは電源
の正極、８は電源スイツチである。
次に、上記構成の作用を第２図〜第３図に基づ
き説明する。第２図はマイコン１におけるCPU
のメインルーチン、第３図はサブルーチンを示す
フローチヤートである。
き説明する。第２図はマイコン１におけるCPU
のメインルーチン、第３図はサブルーチンを示す
フローチヤートである。
先ず、CPUが正常作動時について第２図で説
明する。電源スイツチ８をONするとステツプ１
０１に進む。ステツプ１０１では端子Ｄからウオ
ツチドツグ信号としてのパルス信号の出力を開始
する。この時点において、ウオツチドツグ回路２
はパルス信号を入力することにより「Ｈ」レベル
信号を出力する。また、ラツチ保持回路５におい
て、パルス信号を入力することによりコンデンサ
５ｃは充放電作用を反復するが、充電時定数より
放電時定数を大きく設定してあり充電が進行し、
ついにはトランジスタ５ｇのON動作以上の電位
となる。而して、トランジスタ５ｇがONし、第
１図におけるＸ点レベルはマイコン１の端子Ｃか
らの出力レベルに依存することになる。次に、ス
テツプ１０２では端子Ａからクロツクパルスの出
力を開始すると共に、端子Ｃの出力を一旦「Ｈ」
レベルにする。次に、ステツプ１０３は端子Ｃの
出力を「Ｌ」レベルにする。ところで、表示ドラ
イバ４は自己の記憶しているデータ信号を常時送
出しているので、ステツプ１０４においてRAM
は端子Ｆからそのデータ信号を入力して読み込
む。次に、ステツプ１０５では端子Ｃの出力を再
度「Ｈ」レベルにすると同時に、RAMが上記ス
テツプ１０４で読み込んだデータを記憶する。而
して、上記ステツプ１０１〜１０５は、マイコン
１のリセツト時における初期ステツプ群といえ
る。
明する。電源スイツチ８をONするとステツプ１
０１に進む。ステツプ１０１では端子Ｄからウオ
ツチドツグ信号としてのパルス信号の出力を開始
する。この時点において、ウオツチドツグ回路２
はパルス信号を入力することにより「Ｈ」レベル
信号を出力する。また、ラツチ保持回路５におい
て、パルス信号を入力することによりコンデンサ
５ｃは充放電作用を反復するが、充電時定数より
放電時定数を大きく設定してあり充電が進行し、
ついにはトランジスタ５ｇのON動作以上の電位
となる。而して、トランジスタ５ｇがONし、第
１図におけるＸ点レベルはマイコン１の端子Ｃか
らの出力レベルに依存することになる。次に、ス
テツプ１０２では端子Ａからクロツクパルスの出
力を開始すると共に、端子Ｃの出力を一旦「Ｈ」
レベルにする。次に、ステツプ１０３は端子Ｃの
出力を「Ｌ」レベルにする。ところで、表示ドラ
イバ４は自己の記憶しているデータ信号を常時送
出しているので、ステツプ１０４においてRAM
は端子Ｆからそのデータ信号を入力して読み込
む。次に、ステツプ１０５では端子Ｃの出力を再
度「Ｈ」レベルにすると同時に、RAMが上記ス
テツプ１０４で読み込んだデータを記憶する。而
して、上記ステツプ１０１〜１０５は、マイコン
１のリセツト時における初期ステツプ群といえ
る。
次に、ステツプ１０６は所定の演算処理を実行
しステツプ１０７へ進む。ステツプ１０７は端子
Ｃの出力を「Ｌ」レベルにして表示ドライバ４の
読み取り禁止を解除し、表示ドライバ４にデータ
読み込みを実行させる。次に、ステツプ１０８は
端子Ｂから演算処理結果に基づくデータ信号を送
出し、その後、ステツプ１０９は端子Ｃの出力を
「Ｈ」レベルに反転して、ステツプ１０６にリタ
ーンする。而して、表示ドライバ４はこの出力の
反転時に、その直前に読み込んだデータ信号を一
時記憶すると共に、表示器３に新データの内容を
表示させ、且つ、端子OUTからマイコン１の端
子Ｆにその新データを送出する。
しステツプ１０７へ進む。ステツプ１０７は端子
Ｃの出力を「Ｌ」レベルにして表示ドライバ４の
読み取り禁止を解除し、表示ドライバ４にデータ
読み込みを実行させる。次に、ステツプ１０８は
端子Ｂから演算処理結果に基づくデータ信号を送
出し、その後、ステツプ１０９は端子Ｃの出力を
「Ｈ」レベルに反転して、ステツプ１０６にリタ
ーンする。而して、表示ドライバ４はこの出力の
反転時に、その直前に読み込んだデータ信号を一
時記憶すると共に、表示器３に新データの内容を
表示させ、且つ、端子OUTからマイコン１の端
子Ｆにその新データを送出する。
次に、CPUの暴走時について説明する。
上記第２図のメインルーチンを実行中におい
て、CPUが暴走するとその時点に第３図で示す
サブルーチンが実行される。先ず、ステツプ１１
０では端子Ｄからのパルス信号の出力を停止す
る。すると、ウオツチドツグ回路２は出力信号が
リセツト信号としての「Ｌ」レベルに反転する。
従つて、ステツプ１１１では端子Ｅからリセツト
信号を入力し、ステツプ１１２へ進む。ステツプ
１１２ではCPUをリセツトして、第１図におけ
るステツプ１０１へ進みメインルーチンを再実行
する。
て、CPUが暴走するとその時点に第３図で示す
サブルーチンが実行される。先ず、ステツプ１１
０では端子Ｄからのパルス信号の出力を停止す
る。すると、ウオツチドツグ回路２は出力信号が
リセツト信号としての「Ｌ」レベルに反転する。
従つて、ステツプ１１１では端子Ｅからリセツト
信号を入力し、ステツプ１１２へ進む。ステツプ
１１２ではCPUをリセツトして、第１図におけ
るステツプ１０１へ進みメインルーチンを再実行
する。
而して、CPUが暴走した際には、サブルーチ
ンからメインルーチンへ復帰後に、ステツプ１０
４〜１０５において暴走直前のデータをRAMに
記憶しなおすことになり、データが電源スイツチ
８のON時の初期状態に復帰することがない。
ンからメインルーチンへ復帰後に、ステツプ１０
４〜１０５において暴走直前のデータをRAMに
記憶しなおすことになり、データが電源スイツチ
８のON時の初期状態に復帰することがない。
本考案は、前述した構成作用を有するので、マ
イコンが暴走事故を発生した時、表示ドライバか
らのデータ信号に基づいて処理を再開することが
でき、マイコンの作動を暴走直前の状態から再開
することができる効果が有る。
イコンが暴走事故を発生した時、表示ドライバか
らのデータ信号に基づいて処理を再開することが
でき、マイコンの作動を暴走直前の状態から再開
することができる効果が有る。
第１図は、本考案の好適な一実施例を示す電気
回路図である。第２図は、第１図に示す電気回路
の構成におけるCPUのメインルーチンを示すフ
ローチヤートである。第３図は第１図に示す電気
回路の構成におけるCPUのサブルーチンを示す
フローチヤートである。 １……マイクロコンピユータ、２……ウオツチ
ドツグ回路、４……表示ドライバ、５……ラツチ
保持回路。
回路図である。第２図は、第１図に示す電気回路
の構成におけるCPUのメインルーチンを示すフ
ローチヤートである。第３図は第１図に示す電気
回路の構成におけるCPUのサブルーチンを示す
フローチヤートである。 １……マイクロコンピユータ、２……ウオツチ
ドツグ回路、４……表示ドライバ、５……ラツチ
保持回路。
Claims (1)
- 【実用新案登録請求の範囲】 マイクロコンピユータ１と、ウオツチドツグ回
路２と、表示ドライバ４と、ラツチ保持回路５と
を有し、 前記マイクロコンピユータ１は、CPU及び
RAMを内蔵し、かつ、クロツク信号の出力端子
Ａ、データ信号の出力端子Ｂ、ラツチ信号の出力
端子Ｃ、ウオツチドツグ信号の出力端子Ｄ、リセ
ツト信号の入力端子Ｅ及びデータ信号の入力端子
Ｆを有し、 該マイクロコンピユータ１の前記CPUは、入
力端子Ｅにリセツト信号が入力されるとき前記
RAMが記憶するデータ信号に基づき処理を再開
するものであり、また、該RAMは入力端子Ｆに
入力するデータ信号を記憶するものであり、 前記ウオツチドツグ回路２は、前記マイクロコ
ンピユータ１の出力端子Ｄから出力するウオツチ
ドツグ信号が前記CPUの暴走状態に係る信号で
あるときマイクロコンピユータ１の入力端子Ｅに
リセツト信号を入力するものであり、 前記表示ドライバ４は、クロツク信号の入力端
子CLK、データ信号の入力端子IN、ラツチ信号
の入力端子LAT及びデータ信号の出力端子OUT
を有し、かつ、入力端子LATにラツチ信号が入
力されないときに入力端子INにデータ信号を入
力して記憶し、入力端子LATにラツチ信号が入
力されるときに出力端子OUTからデータ信号を
出力するものであり、 前記ラツチ保持回路５は、前記マイクロコンピ
ユータ１の出力端子Ｄから出力するウオツチドツ
グ信号が前記CPUの暴走状態に係る信号である
とき表示ドライバ１の入力端子LATにラツチ信
号が入力するものであり、 前記マイクロコンピユータ１の出力端子Ａ，
Ｂ，Ｃは表示ドライバ４の入力端子CLK，IN，
LATに接続し、出力端子Ｄと入力端子Ｅとの間
にはウオツチドツグ回路２を接続し、出力端子Ｄ
と出力端子Ｃとの間にはラツチ保持回路５を接続
し、入力端子Ｆは表示ドライバ４の出力端子
OUTにそれぞれ接続した、ことを特徴とする、 マイクロコンピユータ装置のリセツト補償装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985166996U JPH0219868Y2 (ja) | 1985-10-30 | 1985-10-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985166996U JPH0219868Y2 (ja) | 1985-10-30 | 1985-10-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6275544U JPS6275544U (ja) | 1987-05-14 |
| JPH0219868Y2 true JPH0219868Y2 (ja) | 1990-05-31 |
Family
ID=31098505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985166996U Expired JPH0219868Y2 (ja) | 1985-10-30 | 1985-10-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0219868Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193027A (ja) * | 1984-03-14 | 1985-10-01 | Nec Corp | デ−タ処理装置 |
-
1985
- 1985-10-30 JP JP1985166996U patent/JPH0219868Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6275544U (ja) | 1987-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2120428A (en) | Monitoring apparatus for control system with microcomputer | |
| JPS62239221A (ja) | ワ−ドプロセツサ | |
| JPH0219868Y2 (ja) | ||
| EP3098826B1 (en) | Switch monitoring circuit | |
| JPH0195605A (ja) | 自動車用アンテナ制御装置 | |
| JPS59226918A (ja) | マイクロコンピユ−タの制御回路 | |
| JPH0726747Y2 (ja) | マイクロコンピユータのリセツト回路 | |
| JPS6225794Y2 (ja) | ||
| JPS6243390Y2 (ja) | ||
| JP2001228936A (ja) | 内部リセット信号生成回路を備えるマイクロコンピュータ | |
| JPH0435959Y2 (ja) | ||
| JP3178129B2 (ja) | メモリバックアップ保護装置 | |
| JP2722348B2 (ja) | 発振回路 | |
| JPS62187905A (ja) | 車両用電子制御装置 | |
| JPH0336125Y2 (ja) | ||
| JPH0720759Y2 (ja) | 停電補償誤動作防止機能を有する電源回路 | |
| JPS5822407A (ja) | 車載用マイクロ・コンピユ−タ | |
| JPH0530192Y2 (ja) | ||
| JPS58143629A (ja) | イニシヤライズ回路 | |
| JPS5974435U (ja) | 自動車車載用計算機システム | |
| SU842975A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи | |
| JPH0744102Y2 (ja) | 誤動作防止手段付き単安定マルチバイブレータ | |
| JPS5943778A (ja) | エレベ−タの制御装置 | |
| JPS59137645U (ja) | リセツト回路 | |
| JPH04354041A (ja) | 車載用制御装置 |