JPH0219980Y2 - - Google Patents

Info

Publication number
JPH0219980Y2
JPH0219980Y2 JP1983013824U JP1382483U JPH0219980Y2 JP H0219980 Y2 JPH0219980 Y2 JP H0219980Y2 JP 1983013824 U JP1983013824 U JP 1983013824U JP 1382483 U JP1382483 U JP 1382483U JP H0219980 Y2 JPH0219980 Y2 JP H0219980Y2
Authority
JP
Japan
Prior art keywords
layer
melting point
point glass
printed
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983013824U
Other languages
English (en)
Other versions
JPS59121860U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1983013824U priority Critical patent/JPS59121860U/ja
Publication of JPS59121860U publication Critical patent/JPS59121860U/ja
Application granted granted Critical
Publication of JPH0219980Y2 publication Critical patent/JPH0219980Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、基板上に少なくとも抵抗体が印刷さ
れてなる印刷配線基板に関するものである。
背景技術とその問題点 従来、この種の基板として、単層の場合には例
えば第1図に示されるものが、また積層の場合に
は例えば第2図に示されるものがある。次に、第
1図および第2図を説明する。
まず、単層の場合、第1図に示される如くに、
セラミツク等の基板P0上に、電極層1〜4、抵
抗体となる抵抗層5および低融点ガラス層6が、
順次印刷・焼成されて設けられている。
また、同様に積層の場合、第2図に示される如
くに、セラミツク等の基板P0上に、下部電極層
11,12、絶縁層になり連通孔13を有する高
融点ガラス層14、上部電極層15〜18、抵抗
体となる抵抗層19および低融点ガラス層20
が、順次印刷・焼成されて設けられている。
そして、前記抵抗体となる畜謙層5,19に
は、高精度の抵抗値を得るために、低融点ガラス
層6,20の印刷・焼成後に、つまり最終工程に
て第3図に示される如くに、低融点ガラス層6,
20上から、レーザトリミングでもつて部分的に
切込み部Aが形成されて、抵抗値調整が行なわれ
ている。
しかして、抵抗層5,19等上に印刷・焼成さ
れて設けられる前記低融点ガラス層6,20は、
キズ等からの保護層としてのほか、レーザトリミ
ング特性にもとづく熱衝撃に起因しての抵抗層に
対する経年影響を避けるということもあり、融点
520〜560度Cの低融点ガラスとなつているもので
ある。
しかしながら、低融点ガラスは、 かなりポーラスで、ピンホールが多いこと
と、 低融点とするために、材料的に鉛Pbの含有
率が多くて、水分が付くと鉛Pbが電気的分解
によつて析出し易いこととから、 水分により短絡現象が生じることとなつて、絶
縁に対する信頼性が低くなるという問題があつ
た。
また、一方前述の如く高精度の抵抗値を得るた
めには、最終工程にてレーザトリミングを行なう
必要があることから、このものでは第2図に示さ
れる如くに積層の場合でも、抵抗体となる抵抗層
を下層に如何にしても設けることができず、つま
り内蔵することができなくて、パターン上の制約
により高密度による基板の小型化が図れないとい
う問題点もあつた。
考案の目的 本考案は、このような実情に鑑みて考案された
ものであつて、その目的とするところは、高精度
の抵抗値の抵抗体が得られながら、絶縁に対する
高信頼性が得られるとともに、抵抗体の内蔵が可
能となり高密度化による基板の小型化が図り得る
印刷配線基板を提供することにある。
考案の概要 本考案にかかる印刷配線基板は、冒頭に記した
ものにおいて、前記抵抗体上に設けられる絶縁層
に、開口部が形成されることを特徴とするもので
ある。
従つて、最終工程にて、開口部からレーザトリ
ミングができて高精度の抵抗値の抵抗層体が得ら
れながら、低融点ガラス層にかえて例えば高融点
ガラス等の絶縁層としたために、絶縁に対する高
信頼性が得られる。
実施例 次に、本考案にかかる印刷配線基板の実施例に
つき、図面を参照しつつ説明する。
なお、以下の各実施例は、レーザトリミング特
性にもとづく熱衝撃に起因しての抵抗層に対する
経年影響を避けるための低融点ガラスが、あまり
経年影響に対して効果をもたないことを、幾多の
実験の結果によつて得られたことにもとづくもの
である。
〔第1実施例〕(単層の場合) 第4図は第1実施例の断面図である。
セラミツク等の基板P上に、電極層31,32
が印刷・焼成されて、また電極層31,32間3
3には抵抗体になる抵抗層34が印刷・焼成され
て設けられている。そして、抵抗層34上を除
き、つまり開口部Mを形成するようにして電極層
31,32等上には、融点700〜900度Cの高融点
ガラスによる高融点ガラス層35が印刷・焼成さ
れて設けられている。
しかして、高融点ガラス層35は、ピンホール
ができにくくかつ鉛Pbの含有量が少ないために、
水分による短絡現象は殆んど生じなく絶縁層とな
り、キズ等に対する保護に加えて絶縁に対しての
高信頼性が得られる。
しかも、抵抗層34は、高融点ガラス層35の
開口部Mに位置しているために、最終工程にて開
口部Mによつてレーザトリミングができ、高精度
の抵抗値が得られる。
更に、開口部Mにより抵抗層34と高融点ガラ
ス層35とは重ならないために、夫々印刷・乾燥
させて、その後において同時焼成ができ、高融点
ガラス層35の焼成による抵抗層34の抵抗値の
変化を考慮する必要がなくなる。また、焼成が一
回で済むためにコストダウンが図れる。
〔第2実施例〕(積層の場合) 第5図は第2実施例の断面図であつて、第1実
施例と重複する説明は省略する。
セラミツク等の基板P上に、下部電極層41,
42が印刷・焼成されて設けられている。そし
て、基板Pおよび下部電極層41,42上には、
絶縁層になる下部高融点ガラス層43が、コンタ
クトホール(viahole)になる連通孔44を形成
するようにして、印刷・焼成されて設けられてい
る。また、連通孔44および高融点ガラス層43
上には上部電極層45,46が印刷・焼成されて
設けられ、上部電極層45,46間47には抵抗
体になる抵抗層48が印刷・焼成されて設けられ
ている。更に、抵抗層48上を除き、同様に開口
部Mとして上部電極層45,46等上には、上部
高融点ガラス層49が印刷・焼成されて設けられ
ている。
〔第3実施例〕 第6図乃至は第3実施例の製作工程図であ
り、第7図は断面図である。なお、第1実施例と
重複する説明は省略する。
第1工程 セラミツク等の基板P上に、下部電極層51,
52を印刷・焼成させて設け、下部電極層51,
52間53には抵抗体となる下部抵抗層54を印
刷・焼成させて設ける。
第2工程 印刷・焼成されて設けられた下部抵抗層54
に、レーザトリミングによつて切込み部A1を形
成して、抵抗値の粗調整を行なう。
第3工程 次に、基板P、下部電極層51,52および下
部抵抗層54上に、絶縁層となる下部高融点ガラ
ス層55を、下部電極層51,52上にコンタク
トホール(via hole)となる連通孔56,57
が、また下部抵抗層54上の一部に開口部58が
形成されるようにして印刷・焼成させて設ける。
第4工程 下部高融点ガラス層55上に、上部電極層59
〜61を印刷・焼成させて設ける。なお、上部電
極層60,61夫々は、連通孔56,57を介し
て夫々下部電極層51,52と電気的に接続され
ることになる。
第5工程 上部電極層59,60間62に抵抗層体となる
上部抵抗層63を印刷・焼成させて設ける。
第6工程 次に、下部高融点ガラス層55および上部電極
層59〜61上における開口部58、上部抵抗層
63および上部電極層59〜61のチツプ部品を
実装する所定部分等を除き、つまり開口部Mとし
て絶縁層になる上部高融点ガラス層64を印刷・
焼成させて設ける。
第7工程(最終工程) 開口部58Mを介して、下部抵抗層54に再度
レーザトリミングによつて切込み部A2を形成し
て抵抗値の微調整を行なう。また、同様に開口部
Mによつて上部抵抗層63に切込み部A3を形成
して、抵抗値の整を行なう。
なお、第2工程を省略して、第7工程(最終工
程)において下部抵抗層54を、上部抵抗層63
と同様にして、一度に抵抗値の調整を行なつても
よい。
従つて、本実施例によれば、上部高融点ガラス
層64の印刷・焼成後に、つまり最終工程にて、
上部抵抗層63は勿論下部抵抗層54の抵抗値を
も調整することができて、高精度の抵抗値になる
下部抵抗層54を設けることができる。
そして、このようにして高精度の抵抗値になる
下部抵抗層54を内蔵できることから、チツプ部
品を実装する上部電極層59〜61のパターンの
高密度化ができて、基板の小型化が図れる。ま
た、内蔵できることから、パターン設計上に自由
度ができて、設計が容易となる。
なお、前記開口部58を、上部抵抗層63に対
する開口部Mと同様に、下部抵抗層54上全体に
亘るように形成するのもよい。
前記第1乃至第3実施例において、最後にエポ
キシ系、シリコン系のレジンをコートするのもよ
い。なお、レジンの硬化は、120〜250度Cの温度
で行なう。
考案の効果 本考案は、次のような利点を有するものであ
る。
最終工程にて、開口部からレーザトリミング
ができて高精度の抵抗値の抵抗体が得られる。
従来例と異なり低融点ガラス層にかえて例え
ば高融点ガラス等の絶縁層としたために、絶縁
に対する高信頼性が得られる。
抵抗体に開口部によつてレーザトリミングが
できることから、高精度の抵抗値の抵抗体を内
蔵することが可能となり、高密度化による基板
の小型化が図れる。
【図面の簡単な説明】
第1図乃至第3図は従来における基板を説明す
るための図面であつて、第1図は単層の場合の断
面図、第2図は積層の場合の断面図、第3図はレ
ーザトリミングを説明する平面図、第4図乃至第
7図は本考案にかかる印刷配線基板の実施例を説
明するための図面であつて、第4図は第1実施例
の断面図、第5図は第2実施例の断面図、第6図
乃至は第3実施例の製作工程図、第7図は第
6図の−線断面図である。 なお、図面中において用いられている符号にお
いて、34,48,54,63……抵抗層、M,
58……開口部、35,49,55,64……高
融点ガラス層、である。

Claims (1)

  1. 【実用新案登録請求の範囲】 1 基板上に少なくとも抵抗体が印刷されてなる
    印刷配線基板において、前記抵抗体上に設けら
    れる絶縁層に、開口部が形成されることを特徴
    とする印刷配線基板。 2 実用新案登録請求の範囲第1項において、前
    記絶縁層が高融点ガラス層であることを特徴と
    する印刷配線基板。
JP1983013824U 1983-02-02 1983-02-02 印刷配線基板 Granted JPS59121860U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1983013824U JPS59121860U (ja) 1983-02-02 1983-02-02 印刷配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1983013824U JPS59121860U (ja) 1983-02-02 1983-02-02 印刷配線基板

Publications (2)

Publication Number Publication Date
JPS59121860U JPS59121860U (ja) 1984-08-16
JPH0219980Y2 true JPH0219980Y2 (ja) 1990-05-31

Family

ID=30145201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1983013824U Granted JPS59121860U (ja) 1983-02-02 1983-02-02 印刷配線基板

Country Status (1)

Country Link
JP (1) JPS59121860U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6923615B2 (ja) * 2015-02-17 2021-08-25 ローム株式会社 抵抗器の製造方法

Also Published As

Publication number Publication date
JPS59121860U (ja) 1984-08-16

Similar Documents

Publication Publication Date Title
US5510594A (en) Method of manufacturing thick-film circuit component
JPH01302803A (ja) チップ抵抗およびその製造方法
US4725925A (en) Circuit board
JPH0219980Y2 (ja)
US6128199A (en) Composite device and manufacturing method thereof
JPH08316002A (ja) 電子部品及び複合電子部品
JP2003249403A (ja) チップ抵抗器
JPH0363237B2 (ja)
JPS63253659A (ja) 厚膜混成集積回路装置
JP2739453B2 (ja) ヒューズ機能付コンデンサ、及びその製造方法
JPS644325B2 (ja)
JPH0239116B2 (ja)
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
JP2517726B2 (ja) 多層配線基板の製造方法
JP2766146B2 (ja) コンデンサ内蔵多層回路基板
JPS6165464A (ja) 厚膜多層基板における膜抵抗体の製造方法
JPS6165465A (ja) 厚膜多層基板における膜抵抗体の製造方法
JPS5827302A (ja) 抵抗を含むチツプ形素子
JPH09320893A (ja) 厚膜コンデンサと厚膜抵抗器との複合素子の製造方法
JPS62265751A (ja) 混成集積回路装置
JPS5936922Y2 (ja) 混成集積回路装置
JPH0445263Y2 (ja)
JP3165517B2 (ja) 回路装置
JPH051100Y2 (ja)
JPS6223224Y2 (ja)