JPH02199865A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多結晶シリ
コン抵抗の製造方法に関する。

〔従来の技術〕

従来、この種の多結晶シリコン抵抗は、第３図に示すよ
うに半導体基板１表面に形成された酸化膜２上に多結晶
シリコンを堆積し、抵抗形成領域以外の多結晶シリコン
をエツチング除去した後、たとえばイオン注入法により
多結晶シリコン膜３に不純物を導入する。続いて全面を
シリコン酸化膜あるいはシリコン窒化膜等の第１の層間
絶縁膜で覆い、多結晶シリコン膜３の両端の配線取付部
に開口部を設けた後、第２の層間絶縁膜７を上層に形成
し、開口部にコンタクト孔を設け、アルミニウム等の配
線９をパターニング形成する。このようにして所定の抵
抗値の多結晶シリコン抵抗が実現されると共に配線９と
の良好なコンタクトが得られる。

〔発明が解決しようとする課題〕

上述した従来の多結晶シリコン抵抗の製造方法では、多
結晶シリコン膜の形成工程における膜厚のバラツキ、多
結晶シリコン膜のパターニング工程における長さ１幅の
寸法のバラツキ、さらにはパターニングされた多結晶シ
リコン膜へのイオン注入工程における不純物濃度のバラ
ツキ等、抵抗値が設計値から外れてしまう要因が数多く
存在していた。しかしながら、従来の一連の製造方法に
おいては、設計値を外れた抵抗値を補正する手段を有し
ていなかった。そのため、回路設計時に想定された電気
的特性等が十分得られない欠点があった。

〔目的〕

本発明の目的は、製造工程中に設計値を外れて形成され
た抵抗の値を後工程で、設計値近傍へ補正できる半導体
装置の製造方法を提供するものである。

〔課題を解決するための手段〕

本発明の多結晶シリコン抵抗の製造方法は、半導体基板
上に多結晶シリコンを堆積し、パターニングする工程と
、パターニングされた多結晶シリコン膜に不純物を導入
する工程と、全面に第１の絶縁膜を形成する工程と、多
結晶シリコン膜の所定の領域上の第１の絶縁膜に開口部
を形成し、多結晶シリコン膜を露出する工程と、開口部
を介して多結晶シリコン膜の抵抗値を測定する工程と、
多結晶シリコン膜上の少なくとも一部が除去されたフォ
トレジスト膜を形成する工程と、測定された抵抗値が所
定値より小さい場合、フォトレジスト膜をマスクとして
第１の絶縁膜及び多結晶シリコン膜の一部を工、チング
除去し、測定された抵抗値が所定値より大きい場合、フ
ォトレジスト膜をマスクとして第１の絶縁膜をエツチン
グ除去し、多結晶シリコン膜を露出させ、不純物を導入
する工程と、フォトレジスト膜除去後全面に第２の絶縁
膜を形成する工程と、開口部上の第２の絶縁膜にコンタ
クト孔を設け、コンタクト孔を介して多結晶シリコン膜
と接続するように配線を形成する工程とを有している。

そのため、本発明では多結晶シリコン膜への不純物の導
入により得られる抵抗値の設計値からのバラツキを後の
工程で補正することができる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）〜（ｄ）は本発明の第１の実施例の工程断
面図である。半導体基板１上に酸化−２が形成され、そ
の上に多結晶シリコン膜３を堆積した後パターニングす
る。次に多結晶シリコン膜３に不純物を、たとえばイオ
ン注入により導入した後、シリコン酸化膜等の第１の層
間絶縁膜４を堆積する。第１図（ａ）のように多結晶シ
リコン膜３の両端部上の第１の層間絶縁膜４に開口部５
を形成した状態で多結晶シリコン膜３の抵抗値を測定す
る。

抵抗値が設計値より小さい方に外れている場合には、フ
ォトレジスト６を全面に形成し、第１図（ｂ）のように
多結晶シリコン膜３中央部上層のフォトレジストを除去
するようにパターニングした後、これをマスクとして多
結晶シリコン膜３上層の絶縁膜４及び多結晶シリコン膜
３表面を一部除去する。次に第１図（ｃ）に示すように
フォトレジスト６を除去後、第２の層間絶縁膜７を堆積
し、配線取付用のコンタクト孔８を開口部５上層の第２
の層間絶縁膜７に形成し、アルミニウム等の配線９によ
り所定の接続を行ない、第１図（ｄ）の構成を得る。こ
のようにして、多結晶シリコン抵抗の製造工程中に抵抗
値の測定を行ない、その結果に応じて多結晶シリコン抵
抗の一部をエッチング除去することにより多結晶シリコ
ン膜の断面積を小さくし、抵抗値を高くするように制御
することができる。

本実施例では多結晶シリコン膜による抵抗値が設計値よ
り小さく形成された場合の補正方法を示したため、多結
晶シリコン膜の一部をエツチング除去することにより、
断面積を小さくした。しかし、実際には抵抗値のバラツ
キの方向は不定であるので、抵抗値が設計値より大きく
形成された場合には、第１図（ｂ）に示すようにフォト
レジスト６をパターニングした後、第１の層間絶縁膜４
のみエツチング除去し、多結晶シリコン膜４を露出させ
、再び不純物をイオン注入する。こうして多結晶シリコ
ン膜４中の不純物濃度を高くし、抵抗値を小さくするこ
とが可能となる。以後第１図（Ｃ）、　（ｄ）の工程に
従う。

また、本実施例では、フォトレジスト６をマスクにした
多結晶シリコン膜３のエツチングあるいは露出工程にお
いて、多結晶シリコン膜３の中央部付近をエツチング、
露出したが、これに限定されるものではない。

第２図は本発明の第２の実施例の縦断面図である。アル
ミニウム等の配線９が多結晶シリコン膜３上部に延在し
て形成されている。そのため、第３図に示した従来例に
比べ多結晶シリコン膜３と配線９との距離が小さくなり
、多結晶シリコン膜と配線間の容量が大きくなる。これ
は例えばメモリセル内に使用する抵抗で耐α線容量を増
加させるために抵抗に容量が必要とされる場合に有効で
ある。

〔発明の効果〕

以上説明したように本発明は多結晶シリコン膜への不純
物のイオン注入後、抵抗値を測定した設計値より低い場
合には、多結晶シリコン膜をエツチングし、高い場合に
は露出させ、再びイオン注入を行なうことにより、設計
値近傍の抵抗値を持った多結晶シリコン抵抗を実現でき
る。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の第１の実施例の断面図
、第２図は第２の実施例の縦断面図、第３図は従来例の
断面図である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・多結晶シリコン膜、４・・・・・・第１の
層間絶縁膜（第１絶縁膜）、５・・・・・・開口部、６
・・・・・・フォトレジスト、７・・・・・・第２の層
間絶縁膜（第２絶縁膜）、８・・・・・・コンタクト孔
、９・・・・・・アルミニウム配線。 代理人　弁理士　　内　原　　　晋 薔　ｌ　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に多結晶シリコンを堆積し、パターニ
   ングする工程と、該パターニングされた多結晶シリコン
   膜に不純物を導入する工程と、全面に第１の絶縁膜を形
   成する工程と、前記多結晶シリコン膜の所定の領域上の
   該第１の絶縁膜に開口部を形成し、前記多結晶シリコン
   膜を露出する工程と、前記多結晶シリコン膜上の少なく
   とも一部が除去されたフォトレジスト膜を形成する工程
   と、該フォトレジスト膜をマスクとし前記第１の絶縁膜
   及び前記多結晶シリコン膜の一部をエッチング除去する
   工程と、前記フォトレジスト膜除去後、全面に第２の絶
   縁膜を形成する工程と、前記開口部上の該第２の絶縁膜
   にコンタクト孔を設け、該コンタクト孔を介して前記多
   結晶シリコン膜と接続するように配線を形成する工程と
   を有することを特徴とする半導体装置の製造方法。 ２、前記フォトレジスト膜をマスクとし、前記第１の絶
   縁膜及び前記多結晶シリコン膜の一部をエッチング除去
   する工程に代わり、前記フォトレジスト膜をマスクとし
   、前記第１の絶縁膜をエッチング除去し、前記多結晶シ
   リコン膜を露出させる工程と、該多結晶シリコン膜に不
   純物を導入する工程とを有することを特徴とする特許請
   求の範囲第１項記載の半導体装置の製造方法。