JPH02200009A - 位相同期装置 - Google Patents
位相同期装置Info
- Publication number
- JPH02200009A JPH02200009A JP1020003A JP2000389A JPH02200009A JP H02200009 A JPH02200009 A JP H02200009A JP 1020003 A JP1020003 A JP 1020003A JP 2000389 A JP2000389 A JP 2000389A JP H02200009 A JPH02200009 A JP H02200009A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- input
- variable frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入力信号の周波数変化に追従したクロックを発
生する位相同期装置に関する。
生する位相同期装置に関する。
従来の技術
以下従来の位相同期装置について図面を参照しながら説
明する。
明する。
第３図は、従来の位相同期装置のブロック図である。ｌ
は位相比較手段、２はループフィルタ、３は可変周波数
発振手段、４は分周手段である。
は位相比較手段、２はループフィルタ、３は可変周波数
発振手段、４は分周手段である。
位相比較手段１には、入力信号と、分周手段４の出力が
入力され、それぞれの信号の間の位相差に応じた誤差信
号が出力される。この誤差信号は、ループフィルタ２を
通り、可変周波数発振手段３に入力される。可変周波数
発振手段３は、その入力の大小に応じて出力の周波数の
高低をかえるものである。可変周波数発振手段３の出力
は、分周手段４を通して、入力側に戻される。すなわち
、入力信号に対して、分周手段４の出力周波数が低い時
には、可変周波数発振手段３の出力周波数を上げるよう
に、又、分周手段４の出力周波数が高い時には、可変周
波数発振手段３の出力周波数を下げるように動作し、常
に、入力信号の周波数変化に追従したクロックを発生す
るようにしたものである（例えばｒＰＬＬ ＩＣの使
い方１産報出版）。
入力され、それぞれの信号の間の位相差に応じた誤差信
号が出力される。この誤差信号は、ループフィルタ２を
通り、可変周波数発振手段３に入力される。可変周波数
発振手段３は、その入力の大小に応じて出力の周波数の
高低をかえるものである。可変周波数発振手段３の出力
は、分周手段４を通して、入力側に戻される。すなわち
、入力信号に対して、分周手段４の出力周波数が低い時
には、可変周波数発振手段３の出力周波数を上げるよう
に、又、分周手段４の出力周波数が高い時には、可変周
波数発振手段３の出力周波数を下げるように動作し、常
に、入力信号の周波数変化に追従したクロックを発生す
るようにしたものである（例えばｒＰＬＬ ＩＣの使
い方１産報出版）。
発明が解決しようとする課題
しかしながら上記の従来の構成では、一般に可変周波数
発振手段の変換ゲインが高く、アナログ回路で構成した
場合、その入力に乗るわずかなノイズ等で、可変周波数
発振手段が揺すられ、Ｓ／Ｈの良いクロックが得られな
かった。又、高周波の可変周波数発振手段は高周波のク
ロックが必要なため、ディジタル化しにくいといった欠
点があった。
発振手段の変換ゲインが高く、アナログ回路で構成した
場合、その入力に乗るわずかなノイズ等で、可変周波数
発振手段が揺すられ、Ｓ／Ｈの良いクロックが得られな
かった。又、高周波の可変周波数発振手段は高周波のク
ロックが必要なため、ディジタル化しにくいといった欠
点があった。
課題を解決するための手段
上記の課題を解決するために、本発明は、入力追従クロ
ックをそのまま、あるいは分周した信号と入力信号とを
入力し、位相差信号を出力する位相比較手段と、前記位
相差信号を平滑すると共に、系の応答特性を決めるルー
プフィルタと、前記ループフィルタの出力を基に出力周
波数を可変する可変周波数発振手段と、特定の周波数の
信号を発生ずる信号発生手段と、前記可変周波数発振手
段と前記信号発生手段のそれぞれの出力を入力するゲー
ト手段と、前記ゲート手段の出力から特定の周波数頭域
の信号を抜き出す帯域通過フィルタとを具備し、前記帯
域通過フィルタの出力を前記入力追従クロックとするよ
うに構成している。
ックをそのまま、あるいは分周した信号と入力信号とを
入力し、位相差信号を出力する位相比較手段と、前記位
相差信号を平滑すると共に、系の応答特性を決めるルー
プフィルタと、前記ループフィルタの出力を基に出力周
波数を可変する可変周波数発振手段と、特定の周波数の
信号を発生ずる信号発生手段と、前記可変周波数発振手
段と前記信号発生手段のそれぞれの出力を入力するゲー
ト手段と、前記ゲート手段の出力から特定の周波数頭域
の信号を抜き出す帯域通過フィルタとを具備し、前記帯
域通過フィルタの出力を前記入力追従クロックとするよ
うに構成している。
作用
本発明は、上記した構成によって、ノイズに強く、高周
波においてもディジタル化、ＬＳＩ化の容易な位相同期
装置とすることができる。
波においてもディジタル化、ＬＳＩ化の容易な位相同期
装置とすることができる。
実施例
以下、本発明の一実施例の位相同期装置について図面を
参照しながら説明する。
参照しながら説明する。
第１図は、本発明の位相同期装置の一実施例を示すブロ
ック図である。第１図において、１は位相比較手段、２
はループフィルタ、３は可変周波数発振手段、４は分周
手段、５はゲート手段、６は信号発生手段、７は帯域通
過フィルタである。
ック図である。第１図において、１は位相比較手段、２
はループフィルタ、３は可変周波数発振手段、４は分周
手段、５はゲート手段、６は信号発生手段、７は帯域通
過フィルタである。
位相比較手段１には、入力信号と、分周手段４の出力が
入力され、それぞれの信号の間の位相差に応じた誤差信
号が出力される。この誤差信号は、ループフィルタ２を
通り、可変周波数発振手段３に入力される。可変周波数
発振手段３は、その入力の大小に応じて出力の周波数ｆ
２の高低をかえるものである。可変周波数発振手段３の
出力は、ゲート手段５によって、一定周波数ｆ１の信号
を発生する信号発生手段６の出力とゲートされ、それぞ
れの信号の基本波成分、高調波成分の多数のビートから
なる歪波が出力される。歪波は、帯域通過フィルタフに
入力され、その周波数成分のうち、例えば、それぞれの
基本波成分の和成分子１＋ｆ２が、出力としてとりださ
れる。この場合のように、出力に和成分を取り出す時に
は、その出力周波数はｆ２の上下に従って同じように上
下する。帯域通過フィルタフの出力は、分周手段４を通
して、入力側に戻される。すなわち、入力信号に対して
、分周手段４の出力周波数が低い時には、可変周波数発
振手段３の出力周波数ｆ２を上げ、帯域通過フィルタフ
の出力周波数が上がるように、また、分周手段４の出力
周波数が高い時には、可変周波数発振手段３の出力周波
数ｆ２を下げ、帯域通過フィルタフの出力周波数が下が
るように動作し、常に、入力信号の周波数変化に追従し
たクロックを発生するようにしたものである。ループフ
ィルタ２は、前述の位相差信号を平滑すると共に、位相
同期装置の系の応答特性を決める。一般に信号発生手段
６の出力周波数ｆｌを十分高く選べば、可変周波数発振
手段３の出力周波数ｆ２は低くてよく、安定なものとす
ることができる。又、可変周波数発信手段３の入力がノ
イズ等で揺すられ、出力周波数ｆ２がＸ％変化してしま
う場合でも、帯域通過フィルタフの出力周波数は、ｘ＊
ｆ２／（ｆｌ＋ｆ２）％しか変化しない、すなわち可変
周波数発振手段３のみかけの変換ゲインを低くすること
ができ、実装の際に問題となるノイズにも強くすること
ができる。
入力され、それぞれの信号の間の位相差に応じた誤差信
号が出力される。この誤差信号は、ループフィルタ２を
通り、可変周波数発振手段３に入力される。可変周波数
発振手段３は、その入力の大小に応じて出力の周波数ｆ
２の高低をかえるものである。可変周波数発振手段３の
出力は、ゲート手段５によって、一定周波数ｆ１の信号
を発生する信号発生手段６の出力とゲートされ、それぞ
れの信号の基本波成分、高調波成分の多数のビートから
なる歪波が出力される。歪波は、帯域通過フィルタフに
入力され、その周波数成分のうち、例えば、それぞれの
基本波成分の和成分子１＋ｆ２が、出力としてとりださ
れる。この場合のように、出力に和成分を取り出す時に
は、その出力周波数はｆ２の上下に従って同じように上
下する。帯域通過フィルタフの出力は、分周手段４を通
して、入力側に戻される。すなわち、入力信号に対して
、分周手段４の出力周波数が低い時には、可変周波数発
振手段３の出力周波数ｆ２を上げ、帯域通過フィルタフ
の出力周波数が上がるように、また、分周手段４の出力
周波数が高い時には、可変周波数発振手段３の出力周波
数ｆ２を下げ、帯域通過フィルタフの出力周波数が下が
るように動作し、常に、入力信号の周波数変化に追従し
たクロックを発生するようにしたものである。ループフ
ィルタ２は、前述の位相差信号を平滑すると共に、位相
同期装置の系の応答特性を決める。一般に信号発生手段
６の出力周波数ｆｌを十分高く選べば、可変周波数発振
手段３の出力周波数ｆ２は低くてよく、安定なものとす
ることができる。又、可変周波数発信手段３の入力がノ
イズ等で揺すられ、出力周波数ｆ２がＸ％変化してしま
う場合でも、帯域通過フィルタフの出力周波数は、ｘ＊
ｆ２／（ｆｌ＋ｆ２）％しか変化しない、すなわち可変
周波数発振手段３のみかけの変換ゲインを低くすること
ができ、実装の際に問題となるノイズにも強くすること
ができる。
第２図は、第１図の可変周波数発振手段、ゲート手段、
帯域通過フィルタの部分の一実施例を示すブロック図で
ある。ループフィルタからのディジタル値は第１の加算
手段３１によって、中心周波数に相当するオフセット値
を加算された後、第２の加算手段３２、ラッチ手段３３
からなる積分手段３４に入力される。積分手段３４は桁
あふれによって、第２の加算手段３２の出力が入力値に
応した周波数ｒ２の鋸歯状波となることを利用している
。ここで第１の加算手段３１積分手段３４によって可変
周波数発振手段が構成されている。第２の加算手段３２
の出力の例えば、最上位ビットを積分手段３４の出力と
し、排他的論理和ゲート５１に周波数ｆ！の固定クロッ
クと共に入力すると、排他的論理和ゲート５１の出力は
それぞれの信号の基本波成分、高調波成分の多数のビー
トからなる歪波が出力される。歪波は、帯域通過フィル
タフに入力され、その周波数成分のうち、例えば、それ
ぞれの基本波成分の和成分子ｌ＋ｆ２が、出力としてと
りだされる。帯域通過フィルタ７は、例えば、抵抗７１
．セラミックフィルタ７２、抵抗７３．抵抗７４．イン
バータ７５で構成することができる。さらに積分手段３
４の演算語長を長く取り、その動作クロックを高周波に
するほど出力周波数分解能を高く、出カシツタを少なく
することができる。すなわち、排他的論理和ゲートで混
合して周波数変換しているので、可変周波数発振手段の
出力周波数は低くすみ、出力周波数分解能が高く、出カ
シツタの少ないディジタル化、ＬＳＩ化の容易な簡単な
回路となる。なお、ゲート手段として排他的論理和ゲー
トを用いる例を示したが、これに限られることなく、論
理和ゲート論理積ゲート、または他のゲート、あるいは
単にアナログスイッチでも使用することができる。
帯域通過フィルタの部分の一実施例を示すブロック図で
ある。ループフィルタからのディジタル値は第１の加算
手段３１によって、中心周波数に相当するオフセット値
を加算された後、第２の加算手段３２、ラッチ手段３３
からなる積分手段３４に入力される。積分手段３４は桁
あふれによって、第２の加算手段３２の出力が入力値に
応した周波数ｒ２の鋸歯状波となることを利用している
。ここで第１の加算手段３１積分手段３４によって可変
周波数発振手段が構成されている。第２の加算手段３２
の出力の例えば、最上位ビットを積分手段３４の出力と
し、排他的論理和ゲート５１に周波数ｆ！の固定クロッ
クと共に入力すると、排他的論理和ゲート５１の出力は
それぞれの信号の基本波成分、高調波成分の多数のビー
トからなる歪波が出力される。歪波は、帯域通過フィル
タフに入力され、その周波数成分のうち、例えば、それ
ぞれの基本波成分の和成分子ｌ＋ｆ２が、出力としてと
りだされる。帯域通過フィルタ７は、例えば、抵抗７１
．セラミックフィルタ７２、抵抗７３．抵抗７４．イン
バータ７５で構成することができる。さらに積分手段３
４の演算語長を長く取り、その動作クロックを高周波に
するほど出力周波数分解能を高く、出カシツタを少なく
することができる。すなわち、排他的論理和ゲートで混
合して周波数変換しているので、可変周波数発振手段の
出力周波数は低くすみ、出力周波数分解能が高く、出カ
シツタの少ないディジタル化、ＬＳＩ化の容易な簡単な
回路となる。なお、ゲート手段として排他的論理和ゲー
トを用いる例を示したが、これに限られることなく、論
理和ゲート論理積ゲート、または他のゲート、あるいは
単にアナログスイッチでも使用することができる。
発明の効果
以上のように本発明によれば、信号発生手段とゲート手
段と帯域通過フィルタとを設けているので、低い周波数
の可変周波数発振手段を用いて、ノイズに強く、高周波
においても安定で、かつディジタル化、ＬＳＩ化も容易
な位相同期装置とすることができる。
段と帯域通過フィルタとを設けているので、低い周波数
の可変周波数発振手段を用いて、ノイズに強く、高周波
においても安定で、かつディジタル化、ＬＳＩ化も容易
な位相同期装置とすることができる。
第１図は本発明を適用した位相同期装置のブロック図、
第２図は第１図に示す可変周波数発振手段、ゲート手段
、帯域通過フィルタの一実施例を示すブロック図、第３
図は従来の位相同期装置のブロック図である。 ■・・・・・・位相比較手段、２・・・・・・ループフ
ィルタ、３・・・・・・可変周波数発振手段、５・・・
・・・ゲート手段、７・・・・・・帯域通過フィルタ。
第２図は第１図に示す可変周波数発振手段、ゲート手段
、帯域通過フィルタの一実施例を示すブロック図、第３
図は従来の位相同期装置のブロック図である。 ■・・・・・・位相比較手段、２・・・・・・ループフ
ィルタ、３・・・・・・可変周波数発振手段、５・・・
・・・ゲート手段、７・・・・・・帯域通過フィルタ。
Claims (1)
- 入力追従クロックをそのまま、あるいは分周した信号と
、入力信号とを入力し位相差信号を出力する位相比較手
段と、前記位相差信号を平滑すると共に系の応答特性を
決めるループフィルタと、前記ループフィルタの出力を
基に出力周波数を可変する可変周波数発振手段と、特定
の周波数の信号を発生する信号発生手段と、前記可変周
波数発振手段と前記信号発生手段のそれぞれの出力を入
力するゲート手段と、前記ゲート手段の出力から特定の
周波数領域の信号を抜き出す帯域通過フィルタとを具備
し、前記帯域通過フィルタの出力を前記入力追従クロッ
クとする事を特徴とする位相同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1020003A JPH02200009A (ja) | 1989-01-30 | 1989-01-30 | 位相同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1020003A JPH02200009A (ja) | 1989-01-30 | 1989-01-30 | 位相同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02200009A true JPH02200009A (ja) | 1990-08-08 |
Family
ID=12014966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1020003A Pending JPH02200009A (ja) | 1989-01-30 | 1989-01-30 | 位相同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02200009A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972234A (ja) * | 1982-10-18 | 1984-04-24 | Nippon Telegr & Teleph Corp <Ntt> | 位相同期発振回路 |
| JPS60130203A (ja) * | 1983-12-19 | 1985-07-11 | Matsushita Electric Ind Co Ltd | 周波数変換器 |
| JPS61131904A (ja) * | 1984-12-01 | 1986-06-19 | Nec Corp | 周波数変換回路 |
| JPS61232706A (ja) * | 1985-04-06 | 1986-10-17 | Sharp Corp | 信号の周波数変換装置 |
-
1989
- 1989-01-30 JP JP1020003A patent/JPH02200009A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972234A (ja) * | 1982-10-18 | 1984-04-24 | Nippon Telegr & Teleph Corp <Ntt> | 位相同期発振回路 |
| JPS60130203A (ja) * | 1983-12-19 | 1985-07-11 | Matsushita Electric Ind Co Ltd | 周波数変換器 |
| JPS61131904A (ja) * | 1984-12-01 | 1986-06-19 | Nec Corp | 周波数変換回路 |
| JPS61232706A (ja) * | 1985-04-06 | 1986-10-17 | Sharp Corp | 信号の周波数変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4452410B2 (ja) | スプアを制限できる直接ディジタル周波数合成 | |
| ATE147905T1 (de) | Pll-frequenzsynthesierer mit hartem begrenzer gesteuert durch einen direkten digital- synthesierer | |
| DE60128518D1 (de) | Phasenrauscharmer Frequenzumsetzer | |
| JPS6130814A (ja) | デジタル式位相検波器 | |
| KR890011192A (ko) | 디지탈 fm 복조장치 | |
| JPS58209232A (ja) | 発振回路 | |
| US4450410A (en) | Phase-lock loop control circuitry | |
| JP2580833B2 (ja) | 周波数変換回路 | |
| US4775805A (en) | Differential frequency signal generator | |
| JPS58107727A (ja) | 位相同期回路 | |
| JPH0567969A (ja) | 周波数シンセサイザ | |
| JP2615589B2 (ja) | 同期式発振回路 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPS6128422Y2 (ja) | ||
| JP3013859B2 (ja) | 周波数シンセサイザ | |
| JPS6333739B2 (ja) | ||
| JPH06209216A (ja) | 信号発生装置 | |
| JPH0612854B2 (ja) | 周波数合成シンセサイザ | |
| JPS6128424Y2 (ja) | ||
| JPH0795051A (ja) | ディジタルｐｌｌ回路 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPH0311960Y2 (ja) | ||
| JPH052949B2 (ja) | ||
| JPS62278852A (ja) | 位相同期フイルタ | |
| JPH0258947A (ja) | 周波数変調回路 |