JPH052949B2 - - Google Patents
Info
- Publication number
- JPH052949B2 JPH052949B2 JP62200423A JP20042387A JPH052949B2 JP H052949 B2 JPH052949 B2 JP H052949B2 JP 62200423 A JP62200423 A JP 62200423A JP 20042387 A JP20042387 A JP 20042387A JP H052949 B2 JPH052949 B2 JP H052949B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- phase
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、スーパーヘテロダイン方式のスペク
トラムアナライザに関するものであり、詳しく
は、掃引される周波数の確度の改善に関するもの
である。
トラムアナライザに関するものであり、詳しく
は、掃引される周波数の確度の改善に関するもの
である。
［従来の技術］
第３図は、従来のスーパーヘテロダイン方式の
スペクトラムアナライザの一例を示すブロツク図
である。第３図において、１はスペクトラムアナ
ライザの測定周波数範囲Ｏ〜f0の信号を通過さ
せ、f0より高い周波数成分をカツトする特性を持
つローパスフイルタであり、周波数fi（通常、fiは
多数の周波数成分を含む）の入力信号が加えられ
ることにより周波数fLの出力信号を出力する。３
はミキサであり、一方の入力端子にはローパスフ
イルタ１の出力信号が加えられ、他方の入力端子
には電圧制御発振器（以下VCOという）５の出
力信号が加えられている。VCO５には掃引発振
器７から鋸歯状波が加えられて、この印加電圧に
応じて変化する周波数fvを出力する。この鋸歯状
波はCRT２０の横軸にも加えられ、周波数掃引
に用いられる。ミキサ３はこれら周波数fv，fLの
差の周波数fMを有する出力信号を次段のバンドパ
スフイルタ（以下BPFという）を備えたBPF増
幅器９に加える。このBPF増幅器９は、ある周
波数f1を中心とした周波数帯域を選択して増幅
し、ミキサ１１の一方の入力端子に加える。ミキ
サ１１の他方の入力端子には発振器１３の力出信
号が加えられ、ミキサ１１の出力信号はBPF増
幅器１５に加えられている。これにより、周波数
の選択度を上げ、ゲインを稼ぐことのできるダブ
ルスーパーヘテロダイン式が構成されている。
BPF増幅器１５の出力は検波器１７でその振幅
が検出され、ビデオフイルタ１９でノイズ成分が
除かれてCRT２０の縦軸に加えられる。
スペクトラムアナライザの一例を示すブロツク図
である。第３図において、１はスペクトラムアナ
ライザの測定周波数範囲Ｏ〜f0の信号を通過さ
せ、f0より高い周波数成分をカツトする特性を持
つローパスフイルタであり、周波数fi（通常、fiは
多数の周波数成分を含む）の入力信号が加えられ
ることにより周波数fLの出力信号を出力する。３
はミキサであり、一方の入力端子にはローパスフ
イルタ１の出力信号が加えられ、他方の入力端子
には電圧制御発振器（以下VCOという）５の出
力信号が加えられている。VCO５には掃引発振
器７から鋸歯状波が加えられて、この印加電圧に
応じて変化する周波数fvを出力する。この鋸歯状
波はCRT２０の横軸にも加えられ、周波数掃引
に用いられる。ミキサ３はこれら周波数fv，fLの
差の周波数fMを有する出力信号を次段のバンドパ
スフイルタ（以下BPFという）を備えたBPF増
幅器９に加える。このBPF増幅器９は、ある周
波数f1を中心とした周波数帯域を選択して増幅
し、ミキサ１１の一方の入力端子に加える。ミキ
サ１１の他方の入力端子には発振器１３の力出信
号が加えられ、ミキサ１１の出力信号はBPF増
幅器１５に加えられている。これにより、周波数
の選択度を上げ、ゲインを稼ぐことのできるダブ
ルスーパーヘテロダイン式が構成されている。
BPF増幅器１５の出力は検波器１７でその振幅
が検出され、ビデオフイルタ１９でノイズ成分が
除かれてCRT２０の縦軸に加えられる。
このような構成において、BPF増幅器９に印
加される周波数fMは、入力周波数fiの不要な成分
（測定対象外の成分）を除去した周波数fLを周波
数fvでシフトさせたものになる。ここで、スペク
トラムアナライザの測定範囲をＯ〜f0とすると、
VCO５の可変周波数範囲fvはfv＝f1〜（f1＋f0）
に設定され、ローパスフイルタ１の出力周波数fL
はfL＝Ｏ〜f0、BPF増幅器９の中心周波数はf1に
設定される。従つて、周波数fMは、ある瞬時の周
波数を例えばfv1とすると、この周波数fv1とＯ〜
f0の周波数成分を含む周波数fLとをミキシングし
たものであるから（fv1−f0）〜fv1の周波数成分
を含むものになる。このような帯域を持つ周波数
fMのうち、BPF増幅器９におけるバンドパスフイ
ルタの中心周波数f1に該当する周波数値のみが選
択されて次段に送出され、BPF増幅器９を通過
できる周波数はVCO５の出力周波数fvを掃引す
ることによりシフトされることになる。
加される周波数fMは、入力周波数fiの不要な成分
（測定対象外の成分）を除去した周波数fLを周波
数fvでシフトさせたものになる。ここで、スペク
トラムアナライザの測定範囲をＯ〜f0とすると、
VCO５の可変周波数範囲fvはfv＝f1〜（f1＋f0）
に設定され、ローパスフイルタ１の出力周波数fL
はfL＝Ｏ〜f0、BPF増幅器９の中心周波数はf1に
設定される。従つて、周波数fMは、ある瞬時の周
波数を例えばfv1とすると、この周波数fv1とＯ〜
f0の周波数成分を含む周波数fLとをミキシングし
たものであるから（fv1−f0）〜fv1の周波数成分
を含むものになる。このような帯域を持つ周波数
fMのうち、BPF増幅器９におけるバンドパスフイ
ルタの中心周波数f1に該当する周波数値のみが選
択されて次段に送出され、BPF増幅器９を通過
できる周波数はVCO５の出力周波数fvを掃引す
ることによりシフトされることになる。
［発明が解決しようとする問題点］
ところで、このように構成されるスペクトラム
アナライザで掃引される周波数の確度は、VCO
５の発振周波数の確度に依存する。
アナライザで掃引される周波数の確度は、VCO
５の発振周波数の確度に依存する。
しかし、一般にVCO５の制御電圧と出力周波
数の関係は温度などにより変化することから、高
い周波数確度を得ることは困難である。
数の関係は温度などにより変化することから、高
い周波数確度を得ることは困難である。
従つて、所望の周波数確度を得ようとすると、
掃引発振器７で発生する鋸歯状波の電圧値を温度
などの条件によつて変えるような制御が必要にな
るが、このような制御は複雑であり、実用的では
ない。
掃引発振器７で発生する鋸歯状波の電圧値を温度
などの条件によつて変えるような制御が必要にな
るが、このような制御は複雑であり、実用的では
ない。
本発明は、このような点に着目したものであ
り、その目的は、比較的簡単な構成で、掃引され
る周波数の確度が高いスペクトラムアナライザを
提供することにある。
り、その目的は、比較的簡単な構成で、掃引され
る周波数の確度が高いスペクトラムアナライザを
提供することにある。
［問題点を解決するための手段］
本発明は、上記問題点を解決するために、
電圧制御発振器の出力信号により周波数掃引を
行つて入力信号の周波数スペクトラム波形を測定
するスペクトラムアナライザにおいて、 前記電圧制御発振器と、一方の入力端子にこの
電圧制御発振器の出力信号に基づく信号が加えら
れ他方の入力端子に基準位相信号が加えられる位
相比較部と、この位相比較部の出力信号を前記電
圧制御発振器に制御電圧として加えるループフイ
ルタとを含む位相同期ループと、 基準クロツク発生器と、この基準クロツク発生
器の出力クロツクに基づいて各種のタイミング信
号を生成出力するタイミング生成回路と、波形関
数データが格納されたメモリと、タイミング生成
回路から出力されるクロツクを計数するカウンタ
と、一方の入力端子にこのカウンタの計数値が加
えられる加算器と、この加算器の出力信号をタイ
ミング生成回路から出力されるラツチ信号に従つ
てラツチしてその出力信号を加算器の他方の入力
端子に加えるとともに前記メモリに波形関数デー
タを読み出すアドレスとして加えるラツチ回路
と、メモリから読み出された波形関数データをア
ナログ信号に変換して前記位相同期ループの位相
比較部に基準位相信号として加えるDA変換部と
を含むデジタル形信号発生部とを設け、 前記位相同期ループのループフイルタの時定数
をタイミング生成回路から出力される制御信号に
従つて掃引スピードに応じて切り換えることを特
徴とする。
行つて入力信号の周波数スペクトラム波形を測定
するスペクトラムアナライザにおいて、 前記電圧制御発振器と、一方の入力端子にこの
電圧制御発振器の出力信号に基づく信号が加えら
れ他方の入力端子に基準位相信号が加えられる位
相比較部と、この位相比較部の出力信号を前記電
圧制御発振器に制御電圧として加えるループフイ
ルタとを含む位相同期ループと、 基準クロツク発生器と、この基準クロツク発生
器の出力クロツクに基づいて各種のタイミング信
号を生成出力するタイミング生成回路と、波形関
数データが格納されたメモリと、タイミング生成
回路から出力されるクロツクを計数するカウンタ
と、一方の入力端子にこのカウンタの計数値が加
えられる加算器と、この加算器の出力信号をタイ
ミング生成回路から出力されるラツチ信号に従つ
てラツチしてその出力信号を加算器の他方の入力
端子に加えるとともに前記メモリに波形関数デー
タを読み出すアドレスとして加えるラツチ回路
と、メモリから読み出された波形関数データをア
ナログ信号に変換して前記位相同期ループの位相
比較部に基準位相信号として加えるDA変換部と
を含むデジタル形信号発生部とを設け、 前記位相同期ループのループフイルタの時定数
をタイミング生成回路から出力される制御信号に
従つて掃引スピードに応じて切り換えることを特
徴とする。
［実施例］
以下、図面を用いて本発明を詳しく説明する。
第１図は本発明に係るスペクトラムアナライザ
の実施例を示すブロツク図であり、第３図と同一
部分には同一符号を付けている。
の実施例を示すブロツク図であり、第３図と同一
部分には同一符号を付けている。
第１図において、２１は基準クロツク発生器で
あり、その出力信号ｓ１はタイミング生成回路２
２に加えられている。タイミング生成回路２２
は、カウンタ２３にクロツクｓ２を出力し、ラツ
チ回路２５にラツチ信号ｓ３を出力し、カウンタ
３５にクロツクｓ４を出力する。カウンタ２３の
計数値は加算器２４の一方の入力端子に加えら
れ、加算器２４の出力信号はラツチ回路２５に加
えられている。ラツチ回路２５の出力信号はメモ
リ２６にアドレスとして加えられるとともに、加
算器２４の他方の入力端子に加えられている。メ
モリ２６には例えば正弦波関数が格納されてい
て、ラツチ回路２５から加えられるアドレスに応
じて逐次DA変換器２７に読み出されてアナログ
信号に変換される。このDA変換器２７で変換さ
れたアナログ信号ｓ４はローパスフイルタ２８に
加えられてクロツク成分が除去された後、位相比
較器２９の一方の入力端子に周波数frの基準位相
信号として加えられている。これらカウンタ２３
からローパスフイルタ２８に至る系統でデジタル
形信号発生部が構成されている。
あり、その出力信号ｓ１はタイミング生成回路２
２に加えられている。タイミング生成回路２２
は、カウンタ２３にクロツクｓ２を出力し、ラツ
チ回路２５にラツチ信号ｓ３を出力し、カウンタ
３５にクロツクｓ４を出力する。カウンタ２３の
計数値は加算器２４の一方の入力端子に加えら
れ、加算器２４の出力信号はラツチ回路２５に加
えられている。ラツチ回路２５の出力信号はメモ
リ２６にアドレスとして加えられるとともに、加
算器２４の他方の入力端子に加えられている。メ
モリ２６には例えば正弦波関数が格納されてい
て、ラツチ回路２５から加えられるアドレスに応
じて逐次DA変換器２７に読み出されてアナログ
信号に変換される。このDA変換器２７で変換さ
れたアナログ信号ｓ４はローパスフイルタ２８に
加えられてクロツク成分が除去された後、位相比
較器２９の一方の入力端子に周波数frの基準位相
信号として加えられている。これらカウンタ２３
からローパスフイルタ２８に至る系統でデジタル
形信号発生部が構成されている。
３０は発振器であり、周波数fxの出力信号をミ
キサー３１の一方の入力端子に出力する。このミ
キサ３１の他方の入力端子には周波数fvのVCO
５の出力信号が加えられている。これにより、ミ
キサ３１から周波数fv±fxの信号が出力される。
この出力信号はローパスフイルタ３２に加えら
れ、周波数fv−fxの信号が分周器３３に加えられ
る。分周器３３は、ローパスフイルタ３２から加
えられる周波数fv−fxを１／Ｎして位相比較器２
９の他方の入力端子に加える。位相比較器２９は
入力信号の位相差に応じた信号をループフイルタ
３４を介して制御電圧としてVCO５に加えてい
る。これらVCO５および発振器３０からループ
フイルタ３４に至る系統で、fr＝（fv−fx）／Ｎ
の関係が成り立つ位相同期ループが構成されてい
る。従つて、fvに着目すると、fv＝Ｎ・fr＋fxと
なり、Ｎとfrを適宜設定することにより、所望の
周波数fvを得ることができる。すなわち、一般
に、VCO５の出力信号の周波数fvは高い値に設
定されるものであり、デジタル形信号発生部の出
力信号ｓ６の周波数frは低すぎる。そこで、分周
器３３のＮの値として数10〜数100を設定する。
このとき、位相同期ループから出力されるノイズ
が問題になるが、これに対してはループフイルタ
３４の帯域を狭くしてノイズを減らすようにす
る。本発明における位相同期ループは、周波数の
掃引に追従できればよく、あまり高速応答性は要
求されない。従つて、ループフイルタ３４の時定
数を大きくしてノイズを減らすことができる。な
お、このようなループフイルタ３４の時定数は、
掃引スピード（Hz／sec）の切り換えに応じて、
高速掃引時は多少ノイズがあつても支障がないの
で短くなり、低速掃引時はノイズの影響が無視で
きなくなるので長くなるように、例えばタイミン
グ生成回路２２から制御信号を加えて切り換え
る。
キサー３１の一方の入力端子に出力する。このミ
キサ３１の他方の入力端子には周波数fvのVCO
５の出力信号が加えられている。これにより、ミ
キサ３１から周波数fv±fxの信号が出力される。
この出力信号はローパスフイルタ３２に加えら
れ、周波数fv−fxの信号が分周器３３に加えられ
る。分周器３３は、ローパスフイルタ３２から加
えられる周波数fv−fxを１／Ｎして位相比較器２
９の他方の入力端子に加える。位相比較器２９は
入力信号の位相差に応じた信号をループフイルタ
３４を介して制御電圧としてVCO５に加えてい
る。これらVCO５および発振器３０からループ
フイルタ３４に至る系統で、fr＝（fv−fx）／Ｎ
の関係が成り立つ位相同期ループが構成されてい
る。従つて、fvに着目すると、fv＝Ｎ・fr＋fxと
なり、Ｎとfrを適宜設定することにより、所望の
周波数fvを得ることができる。すなわち、一般
に、VCO５の出力信号の周波数fvは高い値に設
定されるものであり、デジタル形信号発生部の出
力信号ｓ６の周波数frは低すぎる。そこで、分周
器３３のＮの値として数10〜数100を設定する。
このとき、位相同期ループから出力されるノイズ
が問題になるが、これに対してはループフイルタ
３４の帯域を狭くしてノイズを減らすようにす
る。本発明における位相同期ループは、周波数の
掃引に追従できればよく、あまり高速応答性は要
求されない。従つて、ループフイルタ３４の時定
数を大きくしてノイズを減らすことができる。な
お、このようなループフイルタ３４の時定数は、
掃引スピード（Hz／sec）の切り換えに応じて、
高速掃引時は多少ノイズがあつても支障がないの
で短くなり、低速掃引時はノイズの影響が無視で
きなくなるので長くなるように、例えばタイミン
グ生成回路２２から制御信号を加えて切り換え
る。
３５はカウンタであり、タイミング生成回路２
２からクロツクｓ４が加えられている。このカウ
ンタ３５の計数値はDA変換器３６に加えられて
アナログ信号に変換され、CRT２０の横軸に加
えられている。ここで、このカウンタ３５に加え
られるクロツクｓ４はCRT２０に表示される横
軸の目盛りを設定するものであり、1000点程度が
表示できればよく、カウンタ２３に加えられるク
ロツクｓ２に比べて周期を長くできる。
２からクロツクｓ４が加えられている。このカウ
ンタ３５の計数値はDA変換器３６に加えられて
アナログ信号に変換され、CRT２０の横軸に加
えられている。ここで、このカウンタ３５に加え
られるクロツクｓ４はCRT２０に表示される横
軸の目盛りを設定するものであり、1000点程度が
表示できればよく、カウンタ２３に加えられるク
ロツクｓ２に比べて周期を長くできる。
このように構成された装置の動作を第２図のタ
イミングチヤートを用いて説明する。
イミングチヤートを用いて説明する。
第２図において、ａはラツチ回路２５に加えら
れるラツチ信号ｓ３を示し、ｂはカウンタ２３に
加えられるクロツクｓ２を示し、ｃはDA変換器
２７から変換出力されるアナログ信号ｓ５を示
し、ｄはローパスフイルタ２８から出力されるア
ナログ信号ｓ６を示し、ｅはVCO５の出力信号
ｓ７を示している。
れるラツチ信号ｓ３を示し、ｂはカウンタ２３に
加えられるクロツクｓ２を示し、ｃはDA変換器
２７から変換出力されるアナログ信号ｓ５を示
し、ｄはローパスフイルタ２８から出力されるア
ナログ信号ｓ６を示し、ｅはVCO５の出力信号
ｓ７を示している。
ラツチ回路２５の内容はａに示すラツチ信号Ｓ
３が加えられる毎に更新されることになり、第２
図ではカウンタ２３の計数値ずつ増加する例を示
している。メモリ２６に格納されている波形デー
タはラツチ信号ｓ３に従つてラツチ回路２５の内
容をアドレスとして連続的に読み出され、ｃに示
すようなアナログ信号ｓ５を出力する。このアナ
ログ信号ｓ５には読み出しタイミングに伴う高周
波成分が重畳されているのでローパスフイルタ２
８に加えて高周波成分を除去し、ｄに示すような
アナログ信号ｓ６を得る。そして、このアナログ
信号ｓ６の周波数frに対して一定の関係にある周
波数fvを有するｅに示す信号ｓ７が、アナログ信
号ｓ６に対してループフイルタ３４の時定数だけ
遅れた関係でVCO５から出力される。
３が加えられる毎に更新されることになり、第２
図ではカウンタ２３の計数値ずつ増加する例を示
している。メモリ２６に格納されている波形デー
タはラツチ信号ｓ３に従つてラツチ回路２５の内
容をアドレスとして連続的に読み出され、ｃに示
すようなアナログ信号ｓ５を出力する。このアナ
ログ信号ｓ５には読み出しタイミングに伴う高周
波成分が重畳されているのでローパスフイルタ２
８に加えて高周波成分を除去し、ｄに示すような
アナログ信号ｓ６を得る。そして、このアナログ
信号ｓ６の周波数frに対して一定の関係にある周
波数fvを有するｅに示す信号ｓ７が、アナログ信
号ｓ６に対してループフイルタ３４の時定数だけ
遅れた関係でVCO５から出力される。
ところで、あるタイミングでｂに示すようにカ
ウンタ２３にクロツクｓ２が加えられることによ
り、カウンタ２３の計数値は１カウント増加す
る。この結果、メモリ２６に加えられるアドレス
の単位変化量が増加し、メモリ２６から読み出さ
れるアナログ信号ｓ５の周期が短くなつてアナロ
グ信号ｓ６の周波数frは高くなり、アナグ信号ｓ
６の周波数frの変化に応じてVCO５の出力信号
ｓ７の周波数fvも高くなる。
ウンタ２３にクロツクｓ２が加えられることによ
り、カウンタ２３の計数値は１カウント増加す
る。この結果、メモリ２６に加えられるアドレス
の単位変化量が増加し、メモリ２６から読み出さ
れるアナログ信号ｓ５の周期が短くなつてアナロ
グ信号ｓ６の周波数frは高くなり、アナグ信号ｓ
６の周波数frの変化に応じてVCO５の出力信号
ｓ７の周波数fvも高くなる。
このように構成することにより、デジタル形信
号発生部で正確な周波数をfrを作り出し、位相同
期ループで位相が周波数frにロツクされた低ノイ
ズの周波数fvを得ることができ、掃引される周波
数の確度を高くすることができる。
号発生部で正確な周波数をfrを作り出し、位相同
期ループで位相が周波数frにロツクされた低ノイ
ズの周波数fvを得ることができ、掃引される周波
数の確度を高くすることができる。
また、デジタル形信号発生部の出力周波数はタ
イミング生成回路２２からの指令に従つて任意の
時刻に変えることができ、直線掃引など各種の周
波数掃引が行える。
イミング生成回路２２からの指令に従つて任意の
時刻に変えることができ、直線掃引など各種の周
波数掃引が行える。
なお、上記実施例では、位相同期ループに発振
器３０とミキサ３１とローパスフイルタ３２を設
けて分周器３３に加える周波数をfv−fxに下げる
ことにより分周器３３の負担を軽減する例を示し
たが、分周器３３が高周波の分周も行える場合に
は省略してもよい。
器３０とミキサ３１とローパスフイルタ３２を設
けて分周器３３に加える周波数をfv−fxに下げる
ことにより分周器３３の負担を軽減する例を示し
たが、分周器３３が高周波の分周も行える場合に
は省略してもよい。
また、デジタル形信号発生部を構成するメモリ
２６も省略できる。この場合には、DA変換器２
７には鋸波状波的に変化するラツチ回路２５の内
容が直接加えられることになるが、高調波成分を
ローパスフイルタ２８で除去すればよい。
２６も省略できる。この場合には、DA変換器２
７には鋸波状波的に変化するラツチ回路２５の内
容が直接加えられることになるが、高調波成分を
ローパスフイルタ２８で除去すればよい。
［発明の効果］
以上述べたように、本発明によれば、比較的簡
単な構成で、掃引される周波数の確度が高いスペ
クトラムアナライザが実現できる。
単な構成で、掃引される周波数の確度が高いスペ
クトラムアナライザが実現できる。
第１図は本発明に係るスペクトラムアナライザ
の構成例を示した図、第２図は第１図の動作を説
明するためのタイミングチヤート、第３図は従来
のスペクトラムアナライザの構成例を示した図で
ある。 ５……VCO（電圧制御発振器）、２１……基準
クロツク発生器、２２……タイミング生成回路、
２３，３５……カウンタ、２４……加算器、２５
……ラツチ回路、２６……メモリ、２７……DA
変換器、２８，３２……ローパスフイルタ、２９
……位相較器、３０……発振器、３１……ミキ
サ、３３……分周器、３６……DA変換器。
の構成例を示した図、第２図は第１図の動作を説
明するためのタイミングチヤート、第３図は従来
のスペクトラムアナライザの構成例を示した図で
ある。 ５……VCO（電圧制御発振器）、２１……基準
クロツク発生器、２２……タイミング生成回路、
２３，３５……カウンタ、２４……加算器、２５
……ラツチ回路、２６……メモリ、２７……DA
変換器、２８，３２……ローパスフイルタ、２９
……位相較器、３０……発振器、３１……ミキ
サ、３３……分周器、３６……DA変換器。
Claims (1)
- 【特許請求の範囲】 １ 電圧制御発振器の出力信号により周波数掃引
を行つて入力信号の周波数スペクトラム波形を測
定するスペクトラムアナライザにおいて、 前記電圧制御発振器と、一方の入力端子にこの
電圧制御発振器の出力信号に基づく信号が加えら
れ他方の入力端子に基準位相信号が加えられる位
相比較部と、この位相比較部の出力信号を前記電
圧制御発振器に制御電圧として加えるループフイ
ルタとを含む位相同期ループと、 基準クロツク発生器と、この基準クロツク発生
器の出力クロツクに基づいて各種のタイミング信
号を生成出力するタイミング生成回路と、波形関
数データが格納されたメモリと、タイミング生成
回路から出力されるクロツクを計数するカウンタ
と、一方の入力端子にこのカウンタの計数値が加
えられる加算器と、この加算器の出力信号をタイ
ミング生成回路から出力されるラツチ信号に従つ
てラツチしてその出力信号を加算器の他方の入力
端子に加えるとともに前記メモリに波形関数デー
タを読み出すアドレスとして加えるラツチ回路
と、メモリから読み出された波形関数データをア
ナログ信号に変換して前記位相同期ループの位相
比較部に基準位相信号として加えるDA変換部と
を含むデジタル形信号発生部とを設け、 前記位相同期ループのループフイルタの時定数
をタイミング生成回路から出力される制御信号に
従つて掃引スピードに応じて切り換えることを特
徴とするスペクトラムアナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20042387A JPS6443768A (en) | 1987-08-11 | 1987-08-11 | Spectrum analyzer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20042387A JPS6443768A (en) | 1987-08-11 | 1987-08-11 | Spectrum analyzer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6443768A JPS6443768A (en) | 1989-02-16 |
| JPH052949B2 true JPH052949B2 (ja) | 1993-01-13 |
Family
ID=16424057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20042387A Granted JPS6443768A (en) | 1987-08-11 | 1987-08-11 | Spectrum analyzer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6443768A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6209233B2 (ja) * | 2016-02-29 | 2017-10-04 | アンリツ株式会社 | 信号解析装置及び信号解析方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128373A (ja) * | 1974-09-01 | 1976-03-10 | Tooru Fukunaga | Kutsukyokujizainatochu |
-
1987
- 1987-08-11 JP JP20042387A patent/JPS6443768A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6443768A (en) | 1989-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233529B1 (en) | Frequency spectrum analyzer having time domain analysis function | |
| US4310891A (en) | Frequency measuring apparatus | |
| EP0661815A1 (en) | Frequency Synthesizer | |
| JPH04363922A (ja) | サンプリング周波数変換装置 | |
| JPS645386Y2 (ja) | ||
| US4860227A (en) | Circuit for measuring characteristics of a device under test | |
| JPH052949B2 (ja) | ||
| JP2649823B2 (ja) | 短期および長期の時間測定のための著しく一定した安定性を有する時間標準装置 | |
| JPH05206732A (ja) | 周波数シンセサイザ | |
| JPH09203755A (ja) | 信号発生装置 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JPH0611481Y2 (ja) | スペクトラムアナライザ | |
| JPH052950B2 (ja) | ||
| KR880000484B1 (ko) | 누적오차 수정에 의한 펄스발생기 | |
| JPH06209216A (ja) | 信号発生装置 | |
| JPH0783263B2 (ja) | デジタル形信号発生装置 | |
| JPS6327477Y2 (ja) | ||
| JP2541109B2 (ja) | Ｐｌｌ方式オフセット周波数合成回路 | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 | |
| JPS5826555B2 (ja) | 周波数追跡器 | |
| JP2600714Y2 (ja) | Ｒｆモジュレータのキャリア信号およびテスト信号発生回路 | |
| JPH02242168A (ja) | 周波数範囲検出装置 | |
| JPS61131914A (ja) | 周播数合成装置 | |
| SU1402955A2 (ru) | Устройство дл измерени средней скорости изменени частоты и линейности модул ционных характеристик частотно-модулированных генераторов | |
| JPH0619393B2 (ja) | スペクトラムアナライザ |