JPH0220023B2 - - Google Patents
Info
- Publication number
- JPH0220023B2 JPH0220023B2 JP58051894A JP5189483A JPH0220023B2 JP H0220023 B2 JPH0220023 B2 JP H0220023B2 JP 58051894 A JP58051894 A JP 58051894A JP 5189483 A JP5189483 A JP 5189483A JP H0220023 B2 JPH0220023 B2 JP H0220023B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- window
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は入力データに同期したクロツクを出力
する位相同期回路の改良に関するものである。
する位相同期回路の改良に関するものである。
従来技術及び問題点
従来の位相同期回路は入力データの変化点と、
内部で作成したクロツクの変化点の位相を比較
し、180゜の位相差を保持するようにクロツクの位
相を直ちに変化させる方式と、カウンタをもう
け、一定のスレツシヨルドをこえたものにおいて
クロツクの位相を変化させる方式があつたが前者
は、データの外乱（雑音）によつて、直ちにクロ
ツクがみだれるという欠点があり、後者は、回路
規模が大きくなるという欠点があつた。
内部で作成したクロツクの変化点の位相を比較
し、180゜の位相差を保持するようにクロツクの位
相を直ちに変化させる方式と、カウンタをもう
け、一定のスレツシヨルドをこえたものにおいて
クロツクの位相を変化させる方式があつたが前者
は、データの外乱（雑音）によつて、直ちにクロ
ツクがみだれるという欠点があり、後者は、回路
規模が大きくなるという欠点があつた。
発明の目的
本発明の目的はデータの変化点を検出するため
のウインドウをもうけることによつて、雑音に影
響されず、データ自身のジツタにも強い位相同期
回路を比較的簡単な回路構成で提供することにあ
る。
のウインドウをもうけることによつて、雑音に影
響されず、データ自身のジツタにも強い位相同期
回路を比較的簡単な回路構成で提供することにあ
る。
発明の構成
本発明は、上記目的の達成のために入力データ
の変化点と、内部又は外部からのサンプリングク
ロツクから生成したクロツクの変化点を比較し該
クロツクの位相と周波数を変化させて、該入力デ
ータに同期させたクロツクを得る位相同期回路に
おいて、該入力データの変化点を該サンプリング
クロツクにより検出する微分回路１と、該サンプ
リングクロツクに同期したウインドウパルスと、
データクロツクを作成するタイミング発生部４
と、該微分回路１の出力の微分パルスと該タイミ
ング発生部４出力のウインドパルスが一致、進
み、遅れの状態をチツクする比較器２とを設け、
該タイミング発生部４は、該比較器２の一致、進
み、遅れの状態により、該微分パルスがウインド
ウクロツク中にある場合データクロツクを変化さ
せず、ウインドウクロツク中からはずれた場合、
サンプリングクロツクとウインドウクロツクの位
相を変化させ該入力データとの位相同期制御を行
うようにしたものである。
の変化点と、内部又は外部からのサンプリングク
ロツクから生成したクロツクの変化点を比較し該
クロツクの位相と周波数を変化させて、該入力デ
ータに同期させたクロツクを得る位相同期回路に
おいて、該入力データの変化点を該サンプリング
クロツクにより検出する微分回路１と、該サンプ
リングクロツクに同期したウインドウパルスと、
データクロツクを作成するタイミング発生部４
と、該微分回路１の出力の微分パルスと該タイミ
ング発生部４出力のウインドパルスが一致、進
み、遅れの状態をチツクする比較器２とを設け、
該タイミング発生部４は、該比較器２の一致、進
み、遅れの状態により、該微分パルスがウインド
ウクロツク中にある場合データクロツクを変化さ
せず、ウインドウクロツク中からはずれた場合、
サンプリングクロツクとウインドウクロツクの位
相を変化させ該入力データとの位相同期制御を行
うようにしたものである。
発明の実施例
以下、本発明を実施例に基づいて説明する。第
１図は、本発明の実施例を、第２図は、そのタイ
ムチヤートである。図中１は微分回路、２は比較
回路、３は分周回路、４はタイミング発生部、５
は内部発振器である。又第１図における各部の信
号ａ〜ｅを第２図に同一符号で示している。入力
データａは微分回路１に入力し、その変化点が検
出される。そして微分パルスｂが比較回路２に入
力する。一方内部発振器５の出力に基づいて、タ
イミング発生部４で、ウインドウパルスｄとデー
タクロツクｅを生成する。
１図は、本発明の実施例を、第２図は、そのタイ
ムチヤートである。図中１は微分回路、２は比較
回路、３は分周回路、４はタイミング発生部、５
は内部発振器である。又第１図における各部の信
号ａ〜ｅを第２図に同一符号で示している。入力
データａは微分回路１に入力し、その変化点が検
出される。そして微分パルスｂが比較回路２に入
力する。一方内部発振器５の出力に基づいて、タ
イミング発生部４で、ウインドウパルスｄとデー
タクロツクｅを生成する。
ウインドウパルスｄは比較回路(2)に入力するの
で、入力データの位相と周波数が一致しているか
否かチエツクされる。すなわち、微分パルスｂが
ウインドパルスｄの“０”レベルの位置にある場
合には、データクロツクｅは入力データと位相、
周波数が一致した状態を示している。
で、入力データの位相と周波数が一致しているか
否かチエツクされる。すなわち、微分パルスｂが
ウインドパルスｄの“０”レベルの位置にある場
合には、データクロツクｅは入力データと位相、
周波数が一致した状態を示している。
一方微分パルスｂがウインドウパルスｄの
“０”レベルの位置にない場合には、ウインドウ
パルスｄの位相を少なくとも１ビツト変化させ
る。第３図、第４図、第５図により、本発明を更
に詳細に説明する。第３図は具体例を示し、図に
おいて、FF1〜FF3はフリツプフロツプ、A1〜A4
はアンドゲート、LAはロード信号発生器、CTは
カウンタ、COP１〜COP３は比解回路、TI１は
スレツシヨルド設定回路、PSはプリセツト回路
である。第４図はカウンタの動作を示す図、第５
図は第３図のタイムチヤートである。
“０”レベルの位置にない場合には、ウインドウ
パルスｄの位相を少なくとも１ビツト変化させ
る。第３図、第４図、第５図により、本発明を更
に詳細に説明する。第３図は具体例を示し、図に
おいて、FF1〜FF3はフリツプフロツプ、A1〜A4
はアンドゲート、LAはロード信号発生器、CTは
カウンタ、COP１〜COP３は比解回路、TI１は
スレツシヨルド設定回路、PSはプリセツト回路
である。第４図はカウンタの動作を示す図、第５
図は第３図のタイムチヤートである。
以下動作について説明すると、入力信号は、フ
リツプフロツプFF1，FF2、アンドゲートA1より
成る微分回路１に入力し、ここから第５図ａに示
す入力データの立上りパルスが出力される。一方
内部発振器５は、入力信号の16倍の速度のクロツ
クを出力しており、カウンタCTは、このクロツ
クを第４図に示す如くカウントしている。
リツプフロツプFF1，FF2、アンドゲートA1より
成る微分回路１に入力し、ここから第５図ａに示
す入力データの立上りパルスが出力される。一方
内部発振器５は、入力信号の16倍の速度のクロツ
クを出力しており、カウンタCTは、このクロツ
クを第４図に示す如くカウントしている。
コンパレータCOP１はカウンタCTのカウント
値が、３〜13である場合にフリツプフロツプFF3
をセツトし、コンパレータCOP２はカウント値
が14〜２である場合にフリツプフロツプFF3をリ
セツトする。
値が、３〜13である場合にフリツプフロツプFF3
をセツトし、コンパレータCOP２はカウント値
が14〜２である場合にフリツプフロツプFF3をリ
セツトする。
従つて、フリツプフロツプFF3からは、第５図
ｃに示す様に、カウント値が“３”の時に立下
り、“14”になると立下るウインドパルスが得ら
れる。このフリツプフロツプFF3からのウインド
パルスと、微分回路１からのパルスは共にアンド
ゲートA2に入力される。
ｃに示す様に、カウント値が“３”の時に立下
り、“14”になると立下るウインドパルスが得ら
れる。このフリツプフロツプFF3からのウインド
パルスと、微分回路１からのパルスは共にアンド
ゲートA2に入力される。
従つて、ウインドウパルスが低レベルの時に、
入力データの立上りパルスがアンドゲートA1に
入力すると、この時はアンドゲートA2は開かな
い。この時は、入力信号と、データクロツクとは
位相が一致しているので、カウンタCTは、第４
図の“正常時”で示す様に“0000”から“1111”
まで順にカウントする。一方第５図ａ，ｄ，ｅで
示す様に、ウインドウパルスが高レベルの時、立
上りパルスが入力すると、アンドゲートA1が開
き、アンドゲートA3，A4の一方の入力にパルス
が入力する。又、カウンタCTのカウント値はコ
ンパレータCOP３にも入力されており、スレツ
シヨルド設定回路SET出力と比較される。この
例では、スレツシヨルド設定回路SETの値は、
“８”に設定してある。そして、Ａ＜Ｂであるの
でアンドゲートA4が開き、フリツプフロツプFF5
がセツトされる。
入力データの立上りパルスがアンドゲートA1に
入力すると、この時はアンドゲートA2は開かな
い。この時は、入力信号と、データクロツクとは
位相が一致しているので、カウンタCTは、第４
図の“正常時”で示す様に“0000”から“1111”
まで順にカウントする。一方第５図ａ，ｄ，ｅで
示す様に、ウインドウパルスが高レベルの時、立
上りパルスが入力すると、アンドゲートA1が開
き、アンドゲートA3，A4の一方の入力にパルス
が入力する。又、カウンタCTのカウント値はコ
ンパレータCOP３にも入力されており、スレツ
シヨルド設定回路SET出力と比較される。この
例では、スレツシヨルド設定回路SETの値は、
“８”に設定してある。そして、Ａ＜Ｂであるの
でアンドゲートA4が開き、フリツプフロツプFF5
がセツトされる。
この時は、データクロツクの位相が進んでいる
ので、データクロツクを遅らせる必要がある。こ
のため、フリツプフロツプFF5の出力により、プ
リセツト回路PSにより、カウンタCTに“0000”
となるべき時T1に“1111”をセツトする。これ
により、１ビツト分遅延される。又T2の時刻で
も同様のことを行ない、更に１ビツト遅延する。
以上のことを位相が一致するまで行なう。更に第
５図ａ，ｆ，ｇの関係の如く、Ａ＞Ｂ（Ａ＝13、
Ｂ＝８）となつた時は、アンドゲートA3が開き、
フリツプフロツプFF4がセツトされる。この時は
データクロツクの位相が遅れているので、位相を
進ませる必要がある。
ので、データクロツクを遅らせる必要がある。こ
のため、フリツプフロツプFF5の出力により、プ
リセツト回路PSにより、カウンタCTに“0000”
となるべき時T1に“1111”をセツトする。これ
により、１ビツト分遅延される。又T2の時刻で
も同様のことを行ない、更に１ビツト遅延する。
以上のことを位相が一致するまで行なう。更に第
５図ａ，ｆ，ｇの関係の如く、Ａ＞Ｂ（Ａ＝13、
Ｂ＝８）となつた時は、アンドゲートA3が開き、
フリツプフロツプFF4がセツトされる。この時は
データクロツクの位相が遅れているので、位相を
進ませる必要がある。
このため、フリツプフロツプFF4の出力によ
り、プリセツト回路PSは、カウンタCTに、
“0000”となるべき時刻T3に“0001”をセツトす
る。これにより１ビツト位相が進む。
り、プリセツト回路PSは、カウンタCTに、
“0000”となるべき時刻T3に“0001”をセツトす
る。これにより１ビツト位相が進む。
発明の効果
以上の如く、本発明によれば、ウインドウパル
スと、立上りが一致している時は、位相制御を行
なわないので、データ自体のジツタの影響を受け
ることが少なくなる。
スと、立上りが一致している時は、位相制御を行
なわないので、データ自体のジツタの影響を受け
ることが少なくなる。
第１図は、本発明の概要を示す図、第２図はそ
のタイムチヤート、第３図は、具体例を示す図、
第４図はカウンタの計数状態を示す図第５図は、
第３図のタイムチヤートである。 図１は微分回路、２は比較回路、３は分周回
路、４はタイミング発生部、５は内部発振器であ
る。
のタイムチヤート、第３図は、具体例を示す図、
第４図はカウンタの計数状態を示す図第５図は、
第３図のタイムチヤートである。 図１は微分回路、２は比較回路、３は分周回
路、４はタイミング発生部、５は内部発振器であ
る。
Claims (1)
- 【特許請求の範囲】 １ 入力データの変化点と、内部又は外部からの
サンプリングクロツクから生成したクロツクの変
化点を比較し該クロツクの位相と周波数を変化さ
せて、該入力データに同期させたクロツクを得る
位相同期回路において、 該入力データの変化点を該サンプリングクロツ
クにより検出する微分回路１と、 該サンプリングクロツクに同期したウインドウ
パルスと、データクロツクを作成するタイミング
発生部４と、 該微分回路１出力の微分パルスと該タイミング
発生部４出力のウインドパルスが一致、進み、遅
れの状態をチツクする比較器２とを設け、 該タイミング発生部４は、該比較器２の一致、
進み、遅れの状態により、該微分パルスがウイン
ドウクロツク中にある場合データクロツクを変化
させず、ウインドウクロツク中からはずれた場
合、サンプリングクロツクとウインドウクロツク
の位相を変化させ該入力データとの位相同期制御
を行うことを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58051894A JPS59178038A (ja) | 1983-03-28 | 1983-03-28 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58051894A JPS59178038A (ja) | 1983-03-28 | 1983-03-28 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178038A JPS59178038A (ja) | 1984-10-09 |
| JPH0220023B2 true JPH0220023B2 (ja) | 1990-05-07 |
Family
ID=12899580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58051894A Granted JPS59178038A (ja) | 1983-03-28 | 1983-03-28 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178038A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2580564B2 (ja) * | 1985-12-27 | 1997-02-12 | 日本電気株式会社 | 受信デイスタツフ回路 |
| JPS63229934A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | タイミングｐｌｌ方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110468A (ja) * | 1974-07-15 | 1976-01-27 | Hitachi Ltd | Gomidatsusuiki |
-
1983
- 1983-03-28 JP JP58051894A patent/JPS59178038A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59178038A (ja) | 1984-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157690A (en) | Digital PLL circuit | |
| US6201424B1 (en) | Synchronous clock generator including a delay-locked loop signal loss detector | |
| US4216544A (en) | Digital clock recovery circuit | |
| EP0252444A2 (en) | Digital phase-locked loops | |
| JPS6340370B2 (ja) | ||
| US5271040A (en) | Phase detector circuit | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| US5233636A (en) | Analog and digital phase detector for bit synchronism | |
| JPH0220023B2 (ja) | ||
| JPS5923496B2 (ja) | タイミング抽出方式 | |
| JPH02202119A (ja) | 周波数追跡システム | |
| US4691327A (en) | Clock regenerator | |
| JP2806675B2 (ja) | 収束モード切り換え式ディジタルｐｌｌ装置 | |
| JPH0349319A (ja) | 同期検出方式 | |
| JP2919153B2 (ja) | ディジタルｐｌｌ回路 | |
| JP2810288B2 (ja) | クロック再生装置 | |
| CN120785341A (zh) | 锁相环及其锁定检测电路和方法 | |
| JPH0616618B2 (ja) | クロツク非同期検出回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPH01154625A (ja) | Ｐｌｌ同期検出回路 | |
| JPS5814630A (ja) | 位相同期回路 | |
| JPH0367377B2 (ja) | ||
| JPH0435929B2 (ja) | ||
| JPS61225927A (ja) | デジタルロジツクｐｌｌ回路の位相比較器 | |
| JPH06232858A (ja) | Ｐｌｌ同期検出装置 |