JPH0220160A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH0220160A JPH0220160A JP63168775A JP16877588A JPH0220160A JP H0220160 A JPH0220160 A JP H0220160A JP 63168775 A JP63168775 A JP 63168775A JP 16877588 A JP16877588 A JP 16877588A JP H0220160 A JPH0220160 A JP H0220160A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- loopback
- signal
- test
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 55
- 238000012360 testing method Methods 0.000 claims abstract description 49
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000012790 confirmation Methods 0.000 abstract description 2
- 238000011084 recovery Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 230000005856 abnormality Effects 0.000 description 8
- 238000012423 maintenance Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回線対応に設けられた複数の信号処理回路を
備え、これら信号処理回路によって各回線と上位の制御
装置との間の信号の授受を中継する信号処理装置に関す
るものである。
備え、これら信号処理回路によって各回線と上位の制御
装置との間の信号の授受を中継する信号処理装置に関す
るものである。
従来、この種の信号処理装置では、回線対応に設けられ
た信号処理回路の一つに障害が発生した場合には、保守
者はその信号処理回路を正常なものと交換し、その後相
手装置との通信を再開して異常が無いことを確認し、修
復を終了していた。
た信号処理回路の一つに障害が発生した場合には、保守
者はその信号処理回路を正常なものと交換し、その後相
手装置との通信を再開して異常が無いことを確認し、修
復を終了していた。
しかし、このような従来の信号処理装置では、通信異常
などの障害が発生した場合、その障害が相手装置の異常
によるものか自装置の異常によるものかを判定すること
は容易ではない。また、自装置に原因があって信号処理
回路を交換した場合、修復確認は相手装置との通信を行
って初めて可能となる。すなわち修復確認を自装置側だ
けで行うことはできない。
などの障害が発生した場合、その障害が相手装置の異常
によるものか自装置の異常によるものかを判定すること
は容易ではない。また、自装置に原因があって信号処理
回路を交換した場合、修復確認は相手装置との通信を行
って初めて可能となる。すなわち修復確認を自装置側だ
けで行うことはできない。
本発明の目的は、このような欠点を除去し、障害発生箇
所の切り分けおよび障害復旧後の修復確認を容易に行え
る信号処理装置を提供することにある。
所の切り分けおよび障害復旧後の修復確認を容易に行え
る信号処理装置を提供することにある。
本発明は、回線対応に設けられた複数の信号処理回路を
備え、これら信号処理回路によって前記各回線と上位の
制御装置との間の信号の授受を中継する信号処理装置に
おいて、 各回線ごとに設けられ、バス設定信号を受けて折り返し
バスを回線に設定する折り返し回路と、前記上位の制御
装置からの試験コマンドを受けて前記パス設定信号を前
記折り返し回路に、試験指示信号を前記信号処理回路に
それぞれ出力し、前記信号処理回路から信号を受け取っ
て折り返し試験の結果を前記上位の制御装置に通知する
インターフェース制御回路とを備え、 前記信号処理回路は、前記試験指示信号を受けて回線に
対する折り返し試験を実行し、その結果を示す信号を前
記インターフェース制御回路に出力する折り返し試験手
段を有することを特徴とする。
備え、これら信号処理回路によって前記各回線と上位の
制御装置との間の信号の授受を中継する信号処理装置に
おいて、 各回線ごとに設けられ、バス設定信号を受けて折り返し
バスを回線に設定する折り返し回路と、前記上位の制御
装置からの試験コマンドを受けて前記パス設定信号を前
記折り返し回路に、試験指示信号を前記信号処理回路に
それぞれ出力し、前記信号処理回路から信号を受け取っ
て折り返し試験の結果を前記上位の制御装置に通知する
インターフェース制御回路とを備え、 前記信号処理回路は、前記試験指示信号を受けて回線に
対する折り返し試験を実行し、その結果を示す信号を前
記インターフェース制御回路に出力する折り返し試験手
段を有することを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明による信号処理装置の一実施例を示すブ
ロック図である。この信号処理装置は回線対応に設けら
れたｎセントの信号処理回路２１〜２ｎを備えている。
ロック図である。この信号処理装置は回線対応に設けら
れたｎセントの信号処理回路２１〜２ｎを備えている。
これら信号処理回路はそれぞれドライバ３１〜３ｎｓ
レシーバ４１〜４ｎを通じて回線７１〜７ｎに接続され
、回線からの信号を受信して後述するインターフェース
制御回路ｌに出力し、逆にインターフェース制御回路ｌ
からの信号を回線に出力する。また、ドライバ３１の出
力端子とレシーバ４１の入力端子・・・ドライバ３ｎの
出力端子とレシーバ４ｎの入力端子の間にはそれぞれ折
り返し回路６１〜６ｎが接続されており、インターフェ
ース制御回路ｌが試験指示信号を出力すると、信号処理
回路２１〜２ｎの折り返し試験手段（図示せず）はこれ
ら折り返し回路６１〜６ｎを通じて折り返し試験を実施
し１、その結果をインターフェース制御回路ｌに所定の
信号を出力して通知する。
レシーバ４１〜４ｎを通じて回線７１〜７ｎに接続され
、回線からの信号を受信して後述するインターフェース
制御回路ｌに出力し、逆にインターフェース制御回路ｌ
からの信号を回線に出力する。また、ドライバ３１の出
力端子とレシーバ４１の入力端子・・・ドライバ３ｎの
出力端子とレシーバ４ｎの入力端子の間にはそれぞれ折
り返し回路６１〜６ｎが接続されており、インターフェ
ース制御回路ｌが試験指示信号を出力すると、信号処理
回路２１〜２ｎの折り返し試験手段（図示せず）はこれ
ら折り返し回路６１〜６ｎを通じて折り返し試験を実施
し１、その結果をインターフェース制御回路ｌに所定の
信号を出力して通知する。
インターフェース制御回路１は通常の動作状態では、各
レシーバ４１〜４ｎおよび信号処理回路２１〜２ｎを通
じて回線７１〜７ｎからの信号を受け取って上位制御装
置１０に出力し、また逆に上位制御装置１０からの信号
を信号処理回路２１〜２ｎおよびドライバ３１〜３ｎを
通じて回線７１〜７ｎに出力する。一方、試験コマンド
を上位制御装置ｌＯから受け取ると、パス設定信号を出
力して指定された折り返し回路６１〜６ｎに折り返しバ
スの設定を指示する。さらに指定された信号処理回路２
１〜２ｎのいずれかに試験指示信号を出力し、信号処理
回路から折り返し試験の結果を受け取って上位制御装置
ＩＯに通知する。
レシーバ４１〜４ｎおよび信号処理回路２１〜２ｎを通
じて回線７１〜７ｎからの信号を受け取って上位制御装
置１０に出力し、また逆に上位制御装置１０からの信号
を信号処理回路２１〜２ｎおよびドライバ３１〜３ｎを
通じて回線７１〜７ｎに出力する。一方、試験コマンド
を上位制御装置ｌＯから受け取ると、パス設定信号を出
力して指定された折り返し回路６１〜６ｎに折り返しバ
スの設定を指示する。さらに指定された信号処理回路２
１〜２ｎのいずれかに試験指示信号を出力し、信号処理
回路から折り返し試験の結果を受け取って上位制御装置
ＩＯに通知する。
次にこの信号処理装置の動作を、信号処理回路２ｋ （
図示せず）に通信異常等の障害が発生した場合を例に説
明する。上位制御装置１０が信号処理口９２にの異常を
検知し、そのことを通知するメツセージをタイプアウト
すると、保守者は上位側４１１１ ｇ置を操作して試験
コマンドを発行させる。インターフェース制御回路１は
この試験コマンドを受け取ると、パス設定信号を出力し
て折り返し回路６ｋに折り返しバスを設定させる。さら
にインターフェース制御回路１は信号処理回路２ｋに試
験指示信号を出力する。
図示せず）に通信異常等の障害が発生した場合を例に説
明する。上位制御装置１０が信号処理口９２にの異常を
検知し、そのことを通知するメツセージをタイプアウト
すると、保守者は上位側４１１１ ｇ置を操作して試験
コマンドを発行させる。インターフェース制御回路１は
この試験コマンドを受け取ると、パス設定信号を出力し
て折り返し回路６ｋに折り返しバスを設定させる。さら
にインターフェース制御回路１は信号処理回路２ｋに試
験指示信号を出力する。
信号処理回路２にでは、この試験指示信号をその折り返
し試験手段が受け取り、折り返し回路６ｋを通じて折り
返し試験を実施する。そして折り返し試験手段は試験結
果を所定の信号を出力してインターフェース制御回路１
に通知し、インターフェース制御回路ｌはさらにこの試
験結果を上位制御装置ｌＯに通知する。上位制御装置１
０はこれにより折り返し試験の結果をタイプアウトし、
保守者に試験結果を知らせる。
し試験手段が受け取り、折り返し回路６ｋを通じて折り
返し試験を実施する。そして折り返し試験手段は試験結
果を所定の信号を出力してインターフェース制御回路１
に通知し、インターフェース制御回路ｌはさらにこの試
験結果を上位制御装置ｌＯに通知する。上位制御装置１
０はこれにより折り返し試験の結果をタイプアウトし、
保守者に試験結果を知らせる。
保守者は折り返し試験の結果、信号処理回路２ｋに異常
が無いことが判明した場合には、回線７ｋに接続された
外部装置に異常があると判断し、信号処理回路の交換は
行わない。一方、試験の結果、信号処理回路２ｋに異常
があることが判明した場合には、この信号処理回路を良
品と交換し、その後再び上述した折り返し試験を実施さ
せて修復を確認する。
が無いことが判明した場合には、回線７ｋに接続された
外部装置に異常があると判断し、信号処理回路の交換は
行わない。一方、試験の結果、信号処理回路２ｋに異常
があることが判明した場合には、この信号処理回路を良
品と交換し、その後再び上述した折り返し試験を実施さ
せて修復を確認する。
以上説明したように本発明は、回線対応に設けられた複
数の信号処理回路を備え、これら信号処理回路によって
各回線と上位の制御装置との間の信号の授受を中継する
信号処理装置において、各回線ごとに設けられ、パス設
定信号を受けて折り返しパスを回線に設定する折り返し
回路と、上位の制御装置からの試験コマンドを受けてパ
ス設定信号を折り返し回路に、試験指示信号を信号処理
回路にそれぞれ出力し、信号処理回路から信号を受け取
って折り返し試験の結果を上位の制御装置に通知するイ
ンターフェース制御回路とを備え、信号処理回路は、試
験指示信号を受けて回線に対する折り返し試験を実行し
、その結果を示す信号をインターフェース制御回路に出
力する折り返し試験手段を有している。
数の信号処理回路を備え、これら信号処理回路によって
各回線と上位の制御装置との間の信号の授受を中継する
信号処理装置において、各回線ごとに設けられ、パス設
定信号を受けて折り返しパスを回線に設定する折り返し
回路と、上位の制御装置からの試験コマンドを受けてパ
ス設定信号を折り返し回路に、試験指示信号を信号処理
回路にそれぞれ出力し、信号処理回路から信号を受け取
って折り返し試験の結果を上位の制御装置に通知するイ
ンターフェース制御回路とを備え、信号処理回路は、試
験指示信号を受けて回線に対する折り返し試験を実行し
、その結果を示す信号をインターフェース制御回路に出
力する折り返し試験手段を有している。
従って本発明により、障害が自装置の信号処理回路で発
生したのかあるいは回線を通じて接続された外部装置で
発生したのかを容易に判別でき、さらに障害復旧後の修
復確認を容易に行える信号処理装置を実現できる。
生したのかあるいは回線を通じて接続された外部装置で
発生したのかを容易に判別でき、さらに障害復旧後の修
復確認を容易に行える信号処理装置を実現できる。
第１図は本発明による信号処理装置の一実施例を示すブ
ロック図である。 ｌ・・・・・インターフェース制御回路２１〜２ｎ・・
・信号処理回路 ３１〜３ｎ・・・ドライバ ４１〜４ｎ・・・レシーバ ６１〜６ｎ・・・折り返し回路 ７１〜７ｎ・・・回線
ロック図である。 ｌ・・・・・インターフェース制御回路２１〜２ｎ・・
・信号処理回路 ３１〜３ｎ・・・ドライバ ４１〜４ｎ・・・レシーバ ６１〜６ｎ・・・折り返し回路 ７１〜７ｎ・・・回線
Claims (1)
- （１）回線対応に設けられた複数の信号処理回路を備え
、これら信号処理回路によって前記各回線と上位の制御
装置との間の信号の授受を中継する信号処理装置におい
て、 各回線ごとに設けられ、パス設定信号を受けて折り返し
パスを回線に設定する折り返し回路と、前記上位の制御
装置からの試験コマンドを受けて前記パス設定信号を前
記折り返し回路に、試験指示信号を前記信号処理回路に
それぞれ出力し、前記信号処理回路から信号を受け取っ
て折り返し試験の結果を前記上位の制御装置に通知する
インターフェース制御回路とを備え、 前記信号処理回路は、前記試験指示信号を受けて回線に
対する折り返し試験を実行し、その結果を示す信号を前
記インターフェース制御回路に出力する折り返し試験手
段を有することを特徴とする信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168775A JPH0220160A (ja) | 1988-07-08 | 1988-07-08 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168775A JPH0220160A (ja) | 1988-07-08 | 1988-07-08 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0220160A true JPH0220160A (ja) | 1990-01-23 |
Family
ID=15874232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168775A Pending JPH0220160A (ja) | 1988-07-08 | 1988-07-08 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220160A (ja) |
-
1988
- 1988-07-08 JP JP63168775A patent/JPH0220160A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0494695B1 (en) | Loop mode transmission system with bus mode backup and a method of maintaining continuity thereof | |
| JPH0220160A (ja) | 信号処理装置 | |
| JPS62176345A (ja) | ２重系ル−プ形伝送制御装置 | |
| JP3883286B2 (ja) | トンネル防災システム | |
| JP3339377B2 (ja) | 回線切替装置 | |
| JP2626484B2 (ja) | 系切り替え試験方法 | |
| JP3570334B2 (ja) | 系切替装置 | |
| JP2002019611A (ja) | 列車運行管理システムおよび連動装置 | |
| JPS5915587B2 (ja) | デ−タ伝送システム | |
| JP2007134906A (ja) | 監視制御装置 | |
| JP4246856B2 (ja) | 制御装置の二重化切替方法 | |
| JP3069813B2 (ja) | 監視制御方式 | |
| JPH02141041A (ja) | データ通信回線の切替制御方式 | |
| JP2591317B2 (ja) | 装置間接続方式 | |
| JPS5881357A (ja) | 通信制御装置の予備切替方式 | |
| JPS61194939A (ja) | 通信制御装置 | |
| JPS60245342A (ja) | リング通信バイパス制御方式 | |
| JPH01111248A (ja) | データ処理システムの系構成変更方式 | |
| JPH07107021A (ja) | 遠隔機器制御方式 | |
| JPS63262382A (ja) | エレベ−タ−電源異常検出装置 | |
| JPS62243443A (ja) | 二重系ル−プ形デ−タ伝送装置 | |
| JPH04162834A (ja) | データ伝送の異常検出方式 | |
| JPH04248327A (ja) | 系統安定化装置 | |
| JPH0644764B2 (ja) | データ伝送系 | |
| JPH033461A (ja) | 通信制御装置 |