JPH02201662A - Trace control system - Google Patents

Trace control system

Info

Publication number
JPH02201662A
JPH02201662A JP1021059A JP2105989A JPH02201662A JP H02201662 A JPH02201662 A JP H02201662A JP 1021059 A JP1021059 A JP 1021059A JP 2105989 A JP2105989 A JP 2105989A JP H02201662 A JPH02201662 A JP H02201662A
Authority
JP
Japan
Prior art keywords
address
trace
microinstruction
control circuit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1021059A
Other languages
Japanese (ja)
Inventor
Hiroshi Komuro
浩 小室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1021059A priority Critical patent/JPH02201662A/en
Publication of JPH02201662A publication Critical patent/JPH02201662A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To stop trace without interrupting a microprogram by prohibiting write to a trace memory when the set contents of an address match register coincides with a microinstruction address generated in an address control circuit. CONSTITUTION:A register 15, where the arbitrary microinstruction address whose trace is to be stopped can be set from the outside, and a comparing circuit 16, which detects the coincidence between the set contents of the register 15 and the microinstruction address generated in an address control circuit 12, are provided. When the coincidence is detected, the write operation of a trace memory 13 is prohibited by a trace memory control circuit 18, and the trace of the executed microinstruction address is stopped. Thus since the trace can be stopped without interrupting the microprogram during the execution, the efficiency of debugging work can be improved.

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明は、実行マイクロ命令アドレスのトレース機能
を持つマイクロプログラム制御装置に好適なトレース制
御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Objective of the Invention (Field of Industrial Application) The present invention relates to a trace control system suitable for a microprogram control device having a function of tracing execution microinstruction addresses.

(従来の技術) マイクロプログラム制御装置を備えた計算機システムで
は、マイクロプログラム(ファームウェア)のデバッグ
効率やマシントラブル時の原因究明の効率化等を目的と
して、実行したマイクロ命令のアドレス(実行マイクロ
命令アドレス)をトレースする機能をマイクロプログラ
ム制御装置に付加することが従来から知られている。こ
の種トレースの起動、停止は、マイクロ命令によって任
意に操作できるようになっており、このトレス処理によ
り上記のトラブル時等に有効な情報を提供していた。
(Prior Art) In a computer system equipped with a microprogram control device, the address of the executed microinstruction (execution microinstruction address ) It has been known to add a function to a microprogram control device to trace (). Starting and stopping of this type of tracing can be performed arbitrarily using microinstructions, and this tracing processing provides useful information in the event of the above-mentioned troubles.

(発明が解決しようとする課題) 上述したように従来は、実行マイクロ命令アドレスのト
レースの起動、停止はマイクロ命令によって操作される
ようになっていたため、マイクロプログラムの実行中に
トレースを停止させたい場合には、そのマイクロプログ
ラムの該当箇所にトレース停止用の特定マイクロ命令を
設定することにより、マイクロプログラムの処理を所望
箇所で中断してトレース停止を実行し、しかる後に中断
したマイクロプログラムの処理に復帰する必要があった
。即ち従来は、実行マイクロ命令アドレスのトレースを
停止さぜるためには、マイクロプログラムの途中にトレ
ース停止1]1のマイクロ命令を設定するというプログ
ラム変更を必要とし、実行中マイクロプログラムの処理
の中断を招くという問題があった。
(Problem to be Solved by the Invention) As mentioned above, in the past, starting and stopping tracing of execution microinstruction addresses was controlled by microinstructions, so it was necessary to stop tracing while a microprogram was being executed. In this case, by setting a specific microinstruction for stopping trace at the relevant location of the microprogram, the processing of the microprogram can be interrupted at the desired location, the trace can be stopped, and then the processing of the interrupted microprogram can be resumed. I needed to come back. In other words, conventionally, in order to stop tracing the execution microinstruction address, it was necessary to change the program by setting a trace stop 1] microinstruction in the middle of the microprogram, which interrupted the processing of the currently executing microprogram. There was the problem of inviting

したがってこの発明の解決すべき課題は、実行マイクロ
命令アドレスのトレースを、マイクロプログラムの変更
なしに、しかも実行中マイクロプログラムを中断するこ
となく、所望の箇所で停止できるようにすることである
Therefore, the problem to be solved by the present invention is to make it possible to stop tracing of the executed microinstruction address at a desired location without changing the microprogram and without interrupting the microprogram being executed.

[発明の構成] (課題を解決するための手段) この発明は、アドレス制御回路で生成された制御記憶に
対するマイクロ命令アドレスを含むトレース情報を、実
行マイクロ命令アドレスのドレス開始時から順に格納す
るためのトレースメモリと、トレースを停止すべき任意
のマイクロ命令アドレスが外部から設定可能なレジスタ
と、このレジスタの設定内容と上記アドレス制御回路で
生成されるマイクロ命令アドレスとが一致したことを検
出するための一致検出回路と、トレースメモリに対する
書込み/読出しを制御するトレースメモリ制御回路とを
設け、上記一致検出回路によって一致が検出された場合
に、上記トレースメモリ制御回路によってトレースメモ
リの書込み動作を禁止して実行マイクロ命令アドレスの
トレースを停止させるようにしたことを特徴とするもの
である。
[Structure of the Invention] (Means for Solving the Problems) The present invention stores trace information including microinstruction addresses for control memory generated by an address control circuit in order from the start of addressing the execution microinstruction address. trace memory, a register in which an arbitrary microinstruction address at which tracing should be stopped can be set externally, and a match between the settings of this register and the microinstruction address generated by the address control circuit described above. a match detection circuit and a trace memory control circuit that controls writing/reading to and from the trace memory, and when a match is detected by the match detection circuit, the trace memory control circuit prohibits write operations to the trace memory. This feature is characterized in that tracing of the executed microinstruction address is stopped.

(作用) 」二記の構成によれば、上記レジスタにトレスを停止さ
せたいマイクロ命令アドレスを予め設定しておくことに
より、このアドレスと同じマイクロ命令アドレスがアド
レス制御回路で生成された場合に、マイクロプログラム
の中断を招くことなく実行マイクロ命令アドレスのトレ
ースを停止させることができる。
(Operation) According to the configuration described in section 2, by setting in advance a microinstruction address for which tracing is to be stopped in the above register, when the same microinstruction address as this address is generated by the address control circuit, Tracing of the executed microinstruction address can be stopped without interrupting the microprogram.

(実施例) 第1図はこの発明を適用するマイクロプログラム制御装
置の一実施例を示すブロック構成図である。同図におい
て、11は1つまたは複数のマイクロ命令で構成される
各種のマイクログログラムを格納するための例えば書換
えが可能な制御記憶(以下、WCSと称する)、12は
WC8IIから取出して実行すべきマイクロ命令のアド
レス(WCSアドレス)を生成するアト1ノス制御回路
(マイクロ命令アドレス制御回路、マイクロシケンサ)
である。13はアドレス制御回路12によって生成され
たマイクロ命令アドレス、更には同アドレスで指定され
るマイクロ命令の実行に伴う各種制御情報(ここでは各
種フラグ類、ツクイブラインステージの制御信号等)を
、実行マイクロ命令アドレスのトレース開始時から順に
格納するためのトレースメモリ (TRM)、1.4は
トレースメモリ13のアドレス(TRMアドレス)を生
成するトレースメモリアドレスカウンタ(以下、TRM
アドレスカウンタと称する)である。
(Embodiment) FIG. 1 is a block diagram showing an embodiment of a microprogram control device to which the present invention is applied. In the figure, 11 is a rewritable control memory (hereinafter referred to as WCS) for storing various microprograms consisting of one or more microinstructions, and 12 is a control memory for storing various microprograms consisting of one or more microinstructions. Atonenos control circuit (microinstruction address control circuit, microsequencer) that generates the address (WCS address) of the microinstruction to be executed
It is. Reference numeral 13 indicates a microinstruction address generated by the address control circuit 12, and furthermore, various control information (here, various flags, control signals for the twin line stage, etc.) associated with the execution of the microinstruction specified by the same address, to the execution microcontroller. 1.4 is a trace memory address counter (hereinafter referred to as TRM) that generates the address of the trace memory 13 (TRM address).
(referred to as an address counter).

15はトレースを停止すべきマイクロ命令アドレスが設
定可能なレジスタ(アドレスマ・ソチレジスタ)、16
はアドレスマツチレジスター5の設定内容とアドレス制
御回路12で生成されたマイクロ命令アドレスとを比較
し、一致を検出した場合に有効なアドレスマツチ信号1
7を出力する比較回路、18はトレースメモリー3に対
するリード/ライト制御、およびTRMアドレスカウン
ター4のカウントア・ツブ制御等を行うトレースメモリ
制御回路(以下、TRM制御回路と称する)である。T
RM制御回路18は、トレース起動信号19に応じてト
レースメモリ13に対する書込みおよびTRMアドレス
カウンタに対するカウントアツプ制御を開始すると共に
、比較回路16からの有効なアドレスマツチ信号17に
応じて上記書込みおよびカウントアツプ制御を停止する
ように構成されでいる。21はトレースメモリI3から
読出されるデータ等、各種のデスティネーションデータ
の転送に供されるデスティネションバス、22はアドレ
スマツチレジスタ15に設定すべきマイクロ命令アト1
.ノス等、各種のソスデータの転送に供されるソースバ
スである。
15 is a register (address master register) in which the microinstruction address at which tracing should be stopped can be set; 16
compares the setting contents of the address match register 5 and the microinstruction address generated by the address control circuit 12, and when a match is detected, sends a valid address match signal 1.
18 is a trace memory control circuit (hereinafter referred to as TRM control circuit) that performs read/write control for the trace memory 3 and count-a-tub control for the TRM address counter 4. T
The RM control circuit 18 starts writing to the trace memory 13 and controlling the count up of the TRM address counter in response to the trace activation signal 19, and also starts the writing and count up control in response to the valid address match signal 17 from the comparison circuit 16. The control is configured to stop. 21 is a destination bus used for transferring various destination data such as data read from the trace memory I3; 22 is a microinstruction AT1 to be set in the address match register 15;
.. This is a source bus used for transferring various types of source data such as No.

次に第1図の構成の動作を説明する。まず、トレース開
始に際し、トレースを停止すべきマイクロ命令アドレス
をソースバス22を介してアドレスマツチレジスタ15
にロードしておく。このロード動作は、例えばメインテ
ナンス用のプログラムの実行によって行われる。この状
態でトレース起動用のマイクロ命令によってトレースの
起動をかける。これにより、アト1/ス制御回路12か
らはWC8IIのアドレス(マイクロ命令アドレス)が
逐次生成出力され、WC8IIから対応するマイクロ命
令が取出されて実行に供される。即ちトレス対象マイク
ロプログラムが実行される。このマイクロプログラムに
は、その途中でトレースを停止させるための特別のマイ
クロ命令は設定されていないことに注意されたい。
Next, the operation of the configuration shown in FIG. 1 will be explained. First, when starting a trace, the microinstruction address at which the trace should be stopped is sent to the address match register 15 via the source bus 22.
Load it into . This loading operation is performed, for example, by executing a maintenance program. In this state, trace is activated using a trace activation microinstruction. As a result, the addresses (microinstruction addresses) of the WC8II are sequentially generated and output from the AT1/S control circuit 12, and the corresponding microinstructions are taken out from the WC8II and subjected to execution. That is, the microprogram to be traced is executed. Note that this microprogram does not have a special microinstruction to stop the trace midway through.

さて、上記のトレース起動がかけられると、トレース起
動信号19が真となる。トレース起動信号19が真とな
ると、TRM制御回路18はアドレス制御回路12から
生成出力されるマイクロ命令アドレスおよび同アドレス
で指定されるマイクロ命令の実行に伴う各種制御情報か
ら成るトレース情報をTRMアドレスカウンタ14の指
定するトレースメモリ(TRM)18のアドレスに書込
む書込み制御を開始し、1マイクロ命令サイクルに対応
する1書込みサイクルの終了毎に、TRMアドレスカウ
ンタ14をカウントアツプさせる。
Now, when the above trace activation is applied, the trace activation signal 19 becomes true. When the trace activation signal 19 becomes true, the TRM control circuit 18 sends trace information consisting of the microinstruction address generated and output from the address control circuit 12 and various control information associated with the execution of the microinstruction specified by the same address to the TRM address counter. 14 is started, and the TRM address counter 14 is counted up every time one write cycle corresponding to one microinstruction cycle ends.

アドレス制御回路12から生成出力されるマイクロ命令
アドレスは、WC811およびトレースメモリ13以外
に、比較回路16の一方の入力に導かれる。
The microinstruction address generated and output from the address control circuit 12 is guided to one input of the comparison circuit 16 in addition to the WC 811 and the trace memory 13.

この比較回路]6の他方の入力にはアドレスマツチレジ
スタ15の設定内容が導かれる。比較回路16は、アド
レス制御回路12からのマイクロ命令アドレス(実行マ
イクロ命令アドレス)とアドレスマツチレジスター5の
内容(設定マイクロ命令アドレス)とを比較し、両アド
レスが等しい場合だけアドレスマツチ信号17を真にす
る。
The setting contents of the address match register 15 are introduced to the other input of the comparison circuit 6. The comparison circuit 16 compares the microinstruction address (execution microinstruction address) from the address control circuit 12 and the contents of the address match register 5 (setting microinstruction address), and sets the address match signal 17 to true only when both addresses are equal. Make it.

比較回路16からのアドレスマツチ信号17はTRM制
御回路18に導かれる。TRM制御回路18は、上記ト
レース起動信号19に応じて起動された後に比較回路1
6からのアドレスマツチ信号17が真となると、次のサ
イクルにおけるトレースメモリ13の書込みを禁止する
と共に、TRMアドレスカウンタ14のカウントアツプ
を停止させる。この状態においても、アドレス制御回路
12は上記トレス対象マイクロプログラムの実行をその
まま継続するためのアドレス制御(マイクロシーケンス
制御)を続行し、同プログラムが中断される虞はない。
Address match signal 17 from comparison circuit 16 is guided to TRM control circuit 18. The TRM control circuit 18 is activated in response to the trace activation signal 19, and then the comparison circuit 1 is activated.
When the address match signal 17 from 6 becomes true, writing to the trace memory 13 is prohibited in the next cycle, and counting up of the TRM address counter 14 is stopped. Even in this state, the address control circuit 12 continues address control (microsequence control) to continue the execution of the microprogram to be traced, and there is no possibility that the program will be interrupted.

やがてトレース対象マイクロプログラムの実行が終了す
ると、TRM制御回路18の読出し制御機能か起動され
る。これによりTRM制御回路18は、TRMアドレス
カウンタ14の指定するトレースメモリ13のアドレス
の内容をデスティネーションバス21へ読出す制御と、
1回の読出し毎にTRMアドレスカウンタ14をカウン
トダウンする制御とを繰返す。この結果、デスティネー
ションバス21には、アドレスマツチレジスタ15の内
容と一致したマイクロ命令アドレスがアドレス制御回路
12の指定によってアクセスされた際のトレース情報、
更にはそれ以前のトレース情報が順次出力されるので、
このバス21上のデータにより目的とするトレス情報を
得ることができる。
When the execution of the microprogram to be traced is eventually completed, the read control function of the TRM control circuit 18 is activated. As a result, the TRM control circuit 18 controls reading out the contents of the address of the trace memory 13 specified by the TRM address counter 14 to the destination bus 21;
The control of counting down the TRM address counter 14 every time the reading is performed is repeated. As a result, the destination bus 21 contains trace information when a microinstruction address that matches the contents of the address match register 15 is accessed as specified by the address control circuit 12;
Furthermore, previous trace information is output sequentially, so
Target trace information can be obtained from the data on this bus 21.

[発明の効果] 以上詳述したようにこの発明によれば、トレスを停止さ
せたいマイクロ命令のアドレスを予めレジスタに設定し
ておくことで、実行マイクロ命令アドレスが上記レジス
タの設定内容と一致するようになった段階で、従来のよ
うにトレース停止用の特別のマイクロ命令をトレース対
象マイクロプログラム中に設定するというプログラム変
更を行うことなく、自動的にトレースを停止させること
ができる。即ち、この発明によれば、実行中のマイクロ
プログラムを中断することなくトレースを停止させるこ
とができるので、デバッグ作業の効率化を図ることがで
きる。
[Effects of the Invention] As detailed above, according to the present invention, by setting the address of the microinstruction for which tracing is to be stopped in a register in advance, the execution microinstruction address matches the setting contents of the register. At this point, tracing can be automatically stopped without changing the program by setting a special microinstruction for stopping tracing in the microprogram to be traced, as in the conventional case. That is, according to the present invention, tracing can be stopped without interrupting the microprogram being executed, so that debugging work can be made more efficient.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明を適用するマイクロプログラム制御装
置の一実施例を示すブロック構成図である。 11・・・制御記憶(WC8)、12・・・アドレス制
御回路、13・・・トレースメモリ (TRM) 、1
4・・・TRMアドレスカウンタ、15・・・アドレス
マツチレジスタ、16・・・比較回路、18・・・TR
M制御回路。 出願人代理人 弁理士 鈴江武彦
FIG. 1 is a block diagram showing an embodiment of a microprogram control device to which the present invention is applied. 11... Control memory (WC8), 12... Address control circuit, 13... Trace memory (TRM), 1
4...TRM address counter, 15...Address match register, 16...Comparison circuit, 18...TR
M control circuit. Applicant's agent Patent attorney Takehiko Suzue

Claims (1)

【特許請求の範囲】[Claims] 各種マイクロプログラムが格納される制御記憶と、この
制御記憶から取出して実行すべきマイクロ命令のアドレ
スを生成するアドレス制御回路とを備えたマイクロプロ
グラム制御装置において、上記アドレス制御回路で生成
されたマイクロ命令アドレスを含むトレース情報を、実
行マイクロ命令アドレスのトレース開始時から順に格納
するためのトレースメモリと、トレースを停止すべき任
意のマイクロ命令アドレスが外部から設定可能なレジス
タと、このレジスタの設定内容と上記アドレス制御回路
で生成されるマイクロ命令アドレスとが一致したことを
検出するための一致検出回路と、上記トレースメモリに
対する書込み/読出しを制御するトレースメモリ制御回
路とを具備し、上記一致検出回路によって一致が検出さ
れた場合に、上記トレースメモリ制御回路によって上記
トレースメモリの書込み動作を禁止して実行マイクロ命
令アドレスのトレースを停止させるようにしたことを特
徴とするトレース制御方式。
In a microprogram control device comprising a control memory in which various microprograms are stored and an address control circuit that generates an address of a microinstruction to be extracted from the control memory and executed, the microinstruction generated by the address control circuit is A trace memory for storing trace information including addresses in order from the start of tracing of execution microinstruction addresses, a register that can be set externally to any microinstruction address at which tracing should be stopped, and the settings of this register. A match detection circuit for detecting a match between the microinstruction address generated by the address control circuit and a trace memory control circuit for controlling writing/reading to/from the trace memory. A trace control method characterized in that, when a match is detected, the trace memory control circuit inhibits write operation of the trace memory and stops tracing of the execution microinstruction address.
JP1021059A 1989-01-31 1989-01-31 Trace control system Pending JPH02201662A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1021059A JPH02201662A (en) 1989-01-31 1989-01-31 Trace control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1021059A JPH02201662A (en) 1989-01-31 1989-01-31 Trace control system

Publications (1)

Publication Number Publication Date
JPH02201662A true JPH02201662A (en) 1990-08-09

Family

ID=12044330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1021059A Pending JPH02201662A (en) 1989-01-31 1989-01-31 Trace control system

Country Status (1)

Country Link
JP (1) JPH02201662A (en)

Similar Documents

Publication Publication Date Title
EP0098172B1 (en) Register control processing system
US5872961A (en) Microcomputer allowing external monitoring of internal resources
US5434979A (en) Disk drive controller
JP2870202B2 (en) Method and apparatus for mutual monitoring between processors
JPH1125006A (en) Memory tester
JPS607529A (en) Buffer memory device
JP3130798B2 (en) Bus transfer device
JPH10240571A (en) Address tracing circuit
JPS626341A (en) Information processor
JPH0447350A (en) Main storage read/response control
JPH01286028A (en) Microprogram patching system
JPH05241852A (en) Interruption generating device for information processing system
JPS63103330A (en) Detecting system for misuse of address stack
JPH02242445A (en) Debugging mechanism for information processor
JPH03211619A (en) Data processor
JPH01246638A (en) Area error decision system for write instruction
JPH02249040A (en) Information history storage circuit
JPH01265336A (en) Software development back-up device
JPH0362233A (en) Address match timing tracing mechanism
JPS5935257A (en) Status history storage device
JPH01175047A (en) Operation history storage device
JPH02242444A (en) Debugging mechanism for information processor
JPH08328900A (en) emulator
JPH0387937A (en) Trace controlling system
JPS63103337A (en) Address stopping circuit for testing instrument