JPH02201662A - トレース制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、実行マイクロ命令アドレスのトレース機能
を持つマイクロプログラム制御装置に好適なトレース制
御方式に関する。

（従来の技術） マイクロプログラム制御装置を備えた計算機システムで
は、マイクロプログラム（ファームウェア）のデバッグ
効率やマシントラブル時の原因究明の効率化等を目的と
して、実行したマイクロ命令のアドレス（実行マイクロ
命令アドレス）をトレースする機能をマイクロプログラ
ム制御装置に付加することが従来から知られている。こ
の種トレースの起動、停止は、マイクロ命令によって任
意に操作できるようになっており、このトレス処理によ
り上記のトラブル時等に有効な情報を提供していた。

（発明が解決しようとする課題） 上述したように従来は、実行マイクロ命令アドレスのト
レースの起動、停止はマイクロ命令によって操作される
ようになっていたため、マイクロプログラムの実行中に
トレースを停止させたい場合には、そのマイクロプログ
ラムの該当箇所にトレース停止用の特定マイクロ命令を
設定することにより、マイクロプログラムの処理を所望
箇所で中断してトレース停止を実行し、しかる後に中断
したマイクロプログラムの処理に復帰する必要があった
。即ち従来は、実行マイクロ命令アドレスのトレースを
停止さぜるためには、マイクロプログラムの途中にトレ
ース停止１］１のマイクロ命令を設定するというプログ
ラム変更を必要とし、実行中マイクロプログラムの処理
の中断を招くという問題があった。

したがってこの発明の解決すべき課題は、実行マイクロ
命令アドレスのトレースを、マイクロプログラムの変更
なしに、しかも実行中マイクロプログラムを中断するこ
となく、所望の箇所で停止できるようにすることである
。

［発明の構成］ （課題を解決するための手段） この発明は、アドレス制御回路で生成された制御記憶に
対するマイクロ命令アドレスを含むトレース情報を、実
行マイクロ命令アドレスのドレス開始時から順に格納す
るためのトレースメモリと、トレースを停止すべき任意
のマイクロ命令アドレスが外部から設定可能なレジスタ
と、このレジスタの設定内容と上記アドレス制御回路で
生成されるマイクロ命令アドレスとが一致したことを検
出するための一致検出回路と、トレースメモリに対する
書込み／読出しを制御するトレースメモリ制御回路とを
設け、上記一致検出回路によって一致が検出された場合
に、上記トレースメモリ制御回路によってトレースメモ
リの書込み動作を禁止して実行マイクロ命令アドレスの
トレースを停止させるようにしたことを特徴とするもの
である。

（作用） 」二記の構成によれば、上記レジスタにトレスを停止さ
せたいマイクロ命令アドレスを予め設定しておくことに
より、このアドレスと同じマイクロ命令アドレスがアド
レス制御回路で生成された場合に、マイクロプログラム
の中断を招くことなく実行マイクロ命令アドレスのトレ
ースを停止させることができる。

（実施例） 第１図はこの発明を適用するマイクロプログラム制御装
置の一実施例を示すブロック構成図である。同図におい
て、１１は１つまたは複数のマイクロ命令で構成される
各種のマイクログログラムを格納するための例えば書換
えが可能な制御記憶（以下、ＷＣＳと称する）、１２は
ＷＣ８ＩＩから取出して実行すべきマイクロ命令のアド
レス（ＷＣＳアドレス）を生成するアト１ノス制御回路
（マイクロ命令アドレス制御回路、マイクロシケンサ）
である。１３はアドレス制御回路１２によって生成され
たマイクロ命令アドレス、更には同アドレスで指定され
るマイクロ命令の実行に伴う各種制御情報（ここでは各
種フラグ類、ツクイブラインステージの制御信号等）を
、実行マイクロ命令アドレスのトレース開始時から順に
格納するためのトレースメモリ　（ＴＲＭ）、１．４は
トレースメモリ１３のアドレス（ＴＲＭアドレス）を生
成するトレースメモリアドレスカウンタ（以下、ＴＲＭ
アドレスカウンタと称する）である。

１５はトレースを停止すべきマイクロ命令アドレスが設
定可能なレジスタ（アドレスマ・ソチレジスタ）、１６
はアドレスマツチレジスター５の設定内容とアドレス制
御回路１２で生成されたマイクロ命令アドレスとを比較
し、一致を検出した場合に有効なアドレスマツチ信号１
７を出力する比較回路、１８はトレースメモリー３に対
するリード／ライト制御、およびＴＲＭアドレスカウン
ター４のカウントア・ツブ制御等を行うトレースメモリ
制御回路（以下、ＴＲＭ制御回路と称する）である。Ｔ
ＲＭ制御回路１８は、トレース起動信号１９に応じてト
レースメモリ１３に対する書込みおよびＴＲＭアドレス
カウンタに対するカウントアツプ制御を開始すると共に
、比較回路１６からの有効なアドレスマツチ信号１７に
応じて上記書込みおよびカウントアツプ制御を停止する
ように構成されでいる。２１はトレースメモリＩ３から
読出されるデータ等、各種のデスティネーションデータ
の転送に供されるデスティネションバス、２２はアドレ
スマツチレジスタ１５に設定すべきマイクロ命令アト１
．ノス等、各種のソスデータの転送に供されるソースバ
スである。

次に第１図の構成の動作を説明する。まず、トレース開
始に際し、トレースを停止すべきマイクロ命令アドレス
をソースバス２２を介してアドレスマツチレジスタ１５
にロードしておく。このロード動作は、例えばメインテ
ナンス用のプログラムの実行によって行われる。この状
態でトレース起動用のマイクロ命令によってトレースの
起動をかける。これにより、アト１／ス制御回路１２か
らはＷＣ８ＩＩのアドレス（マイクロ命令アドレス）が
逐次生成出力され、ＷＣ８ＩＩから対応するマイクロ命
令が取出されて実行に供される。即ちトレス対象マイク
ロプログラムが実行される。このマイクロプログラムに
は、その途中でトレースを停止させるための特別のマイ
クロ命令は設定されていないことに注意されたい。

さて、上記のトレース起動がかけられると、トレース起
動信号１９が真となる。トレース起動信号１９が真とな
ると、ＴＲＭ制御回路１８はアドレス制御回路１２から
生成出力されるマイクロ命令アドレスおよび同アドレス
で指定されるマイクロ命令の実行に伴う各種制御情報か
ら成るトレース情報をＴＲＭアドレスカウンタ１４の指
定するトレースメモリ（ＴＲＭ）１８のアドレスに書込
む書込み制御を開始し、１マイクロ命令サイクルに対応
する１書込みサイクルの終了毎に、ＴＲＭアドレスカウ
ンタ１４をカウントアツプさせる。

アドレス制御回路１２から生成出力されるマイクロ命令
アドレスは、ＷＣ８１１およびトレースメモリ１３以外
に、比較回路１６の一方の入力に導かれる。

この比較回路］６の他方の入力にはアドレスマツチレジ
スタ１５の設定内容が導かれる。比較回路１６は、アド
レス制御回路１２からのマイクロ命令アドレス（実行マ
イクロ命令アドレス）とアドレスマツチレジスター５の
内容（設定マイクロ命令アドレス）とを比較し、両アド
レスが等しい場合だけアドレスマツチ信号１７を真にす
る。

比較回路１６からのアドレスマツチ信号１７はＴＲＭ制
御回路１８に導かれる。ＴＲＭ制御回路１８は、上記ト
レース起動信号１９に応じて起動された後に比較回路１
６からのアドレスマツチ信号１７が真となると、次のサ
イクルにおけるトレースメモリ１３の書込みを禁止する
と共に、ＴＲＭアドレスカウンタ１４のカウントアツプ
を停止させる。この状態においても、アドレス制御回路
１２は上記トレス対象マイクロプログラムの実行をその
まま継続するためのアドレス制御（マイクロシーケンス
制御）を続行し、同プログラムが中断される虞はない。

やがてトレース対象マイクロプログラムの実行が終了す
ると、ＴＲＭ制御回路１８の読出し制御機能か起動され
る。これによりＴＲＭ制御回路１８は、ＴＲＭアドレス
カウンタ１４の指定するトレースメモリ１３のアドレス
の内容をデスティネーションバス２１へ読出す制御と、
１回の読出し毎にＴＲＭアドレスカウンタ１４をカウン
トダウンする制御とを繰返す。この結果、デスティネー
ションバス２１には、アドレスマツチレジスタ１５の内
容と一致したマイクロ命令アドレスがアドレス制御回路
１２の指定によってアクセスされた際のトレース情報、
更にはそれ以前のトレース情報が順次出力されるので、
このバス２１上のデータにより目的とするトレス情報を
得ることができる。

［発明の効果］ 以上詳述したようにこの発明によれば、トレスを停止さ
せたいマイクロ命令のアドレスを予めレジスタに設定し
ておくことで、実行マイクロ命令アドレスが上記レジス
タの設定内容と一致するようになった段階で、従来のよ
うにトレース停止用の特別のマイクロ命令をトレース対
象マイクロプログラム中に設定するというプログラム変
更を行うことなく、自動的にトレースを停止させること
ができる。即ち、この発明によれば、実行中のマイクロ
プログラムを中断することなくトレースを停止させるこ
とができるので、デバッグ作業の効率化を図ることがで
きる。

【図面の簡単な説明】

第１図はこの発明を適用するマイクロプログラム制御装
置の一実施例を示すブロック構成図である。 １１・・・制御記憶（ＷＣ８）、１２・・・アドレス制
御回路、１３・・・トレースメモリ　（ＴＲＭ）　、１
４・・・ＴＲＭアドレスカウンタ、１５・・・アドレス
マツチレジスタ、１６・・・比較回路、１８・・・ＴＲ
Ｍ制御回路。 出願人代理人　弁理士　鈴江武彦

Claims (1)

【特許請求の範囲】
1. 各種マイクロプログラムが格納される制御記憶と、この
   制御記憶から取出して実行すべきマイクロ命令のアドレ
   スを生成するアドレス制御回路とを備えたマイクロプロ
   グラム制御装置において、上記アドレス制御回路で生成
   されたマイクロ命令アドレスを含むトレース情報を、実
   行マイクロ命令アドレスのトレース開始時から順に格納
   するためのトレースメモリと、トレースを停止すべき任
   意のマイクロ命令アドレスが外部から設定可能なレジス
   タと、このレジスタの設定内容と上記アドレス制御回路
   で生成されるマイクロ命令アドレスとが一致したことを
   検出するための一致検出回路と、上記トレースメモリに
   対する書込み／読出しを制御するトレースメモリ制御回
   路とを具備し、上記一致検出回路によって一致が検出さ
   れた場合に、上記トレースメモリ制御回路によって上記
   トレースメモリの書込み動作を禁止して実行マイクロ命
   令アドレスのトレースを停止させるようにしたことを特
   徴とするトレース制御方式。