JPH02201794A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH02201794A JPH02201794A JP1021681A JP2168189A JPH02201794A JP H02201794 A JPH02201794 A JP H02201794A JP 1021681 A JP1021681 A JP 1021681A JP 2168189 A JP2168189 A JP 2168189A JP H02201794 A JPH02201794 A JP H02201794A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- transistor
- data output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体記憶装置、特にその出力バッフ７回
路部分の構成に関するものである。
路部分の構成に関するものである。
第３図は従来の半導体記憶装置の出力バッファ回路の最
終段へ一チャンネル（以下Ｎ −ｃｈと記す）、トラン
ジスタの回路図、第４図は第３図の回路のＮ−ｃｈのゞ
Ｌ ’／データ出力トランジスタの入力信号及び出力波
形を示す波形図である。因において（１）は“Ｈ”デー
タ出力トランジスタ、（２〕はゞＬ〃データ出力トラン
ジスタである。
終段へ一チャンネル（以下Ｎ −ｃｈと記す）、トラン
ジスタの回路図、第４図は第３図の回路のＮ−ｃｈのゞ
Ｌ ’／データ出力トランジスタの入力信号及び出力波
形を示す波形図である。因において（１）は“Ｈ”デー
タ出力トランジスタ、（２〕はゞＬ〃データ出力トラン
ジスタである。
次に動作について説明する。出力バッフ７回路の最終段
、Ｎ−ｃｈのゞＬ〃データ出力トランジスタ（２）の入
力信号Ｂ１がゞＬ〃から＜′Ｈ〃になり、ゞＬ〃データ
を出力するとき、出力波形Ｄｏｕｔは、ハイインピーダ
ンス状態からＯ（Ｖ）に引っ張られ０（■）になろうと
するが、第４図に示すようにアンダーシュートを起こし
てリンギングが発生する。
、Ｎ−ｃｈのゞＬ〃データ出力トランジスタ（２）の入
力信号Ｂ１がゞＬ〃から＜′Ｈ〃になり、ゞＬ〃データ
を出力するとき、出力波形Ｄｏｕｔは、ハイインピーダ
ンス状態からＯ（Ｖ）に引っ張られ０（■）になろうと
するが、第４図に示すようにアンダーシュートを起こし
てリンギングが発生する。
従来の出力バッファ回路の最終段のＮ−ｃｈ）ランジス
タの回路は以上のように構成されているので、データ出
力時、アンダーシュートによってリンギングが発生し、
そのためにアクセスタイムが遅延する。
タの回路は以上のように構成されているので、データ出
力時、アンダーシュートによってリンギングが発生し、
そのためにアクセスタイムが遅延する。
この発明は上記のような問題点を解消するためになされ
たもので、出力波形のアンダーシュートによるリンギン
グを抑えて、アクセスタイムの高速化を図ることを目的
とする。
たもので、出力波形のアンダーシュートによるリンギン
グを抑えて、アクセスタイムの高速化を図ることを目的
とする。
この発明は、出力バッファ回路の？ Ｌ ’／データ出
力トランジスタをＯＮ Ｌ、た後、微少な遅延時開後に
、出力バッフ７回路の＜″Ｈ′データ出力トランジスタ
を一瞬ＯＮさせる出力バッファ回路を設けたものである
。
力トランジスタをＯＮ Ｌ、た後、微少な遅延時開後に
、出力バッフ７回路の＜″Ｈ′データ出力トランジスタ
を一瞬ＯＮさせる出力バッファ回路を設けたものである
。
この発明における出力バッファ回路は、’ｈＬ／１デー
タ出力信号のアンダーシュートによるリンギングを抑え
、アクセスタイムの高速化が可能となる。
タ出力信号のアンダーシュートによるリンギングを抑え
、アクセスタイムの高速化が可能となる。
以下、この発明の一実施例を図について説明する。第１
図は半導体記憶装置の出力バッファ回路の最終段Ｎ−ｃ
ｈ）ランジスタの回路図である。図において（１月よソ
ースを電源電圧、ドレインを出力ピンに接続した＜″Ｈ
〃データ出カトランジスタ。
図は半導体記憶装置の出力バッファ回路の最終段Ｎ−ｃ
ｈ）ランジスタの回路図である。図において（１月よソ
ースを電源電圧、ドレインを出力ピンに接続した＜″Ｈ
〃データ出カトランジスタ。
（２）はソースをグランドに、ドレインを出力ピンにそ
れぞれ接続したゞＬ〃データ出力トランジスタ、（３）
は入力信号Ｂ２がゞＬ′から“Ｈ”に変化するときに入
力信号ＡＩにワンショットパルスを発生させるワンショ
ットパルス発生回路である。
れぞれ接続したゞＬ〃データ出力トランジスタ、（３）
は入力信号Ｂ２がゞＬ′から“Ｈ”に変化するときに入
力信号ＡＩにワンショットパルスを発生させるワンショ
ットパルス発生回路である。
第２図は、入力信号Ｂ２．Ｂｌ、ＡＩ及び出力波形Ｄｏ
ｕｔを示す波形図である。
ｕｔを示す波形図である。
次に動作について説明する。データ出力前は、入力信号
Ａ２．Ｂ２共にゞＬ〃であり、＜″Ｌ／／データを出力
するとき、入力信号Ｂ２が’ Ｌ ／／からゞＨ〃にな
るので入力信号Ｂ１も入力信号Ｂ２と同様にゞＬ′から
＜Ｈ〃になり、＜′Ｌ〃データ出力トランジスタ（２）
がＯＮ Ｌ、て出力波形Ｄｏｕｔはハイインピーダンス
状態から０（Ｖ）になろうとする。しかし、入力信号Ｂ
２がゞＬ〃から“Ｈ”に変わることによって、ワンショ
ットパルス発生回路（３）により入力信号Ａ１も一瞬ゞ
Ｌ〃から“Ｈ”に変化するので、′Ｈ′データ出力トラ
ンジスタ（１）が−瞬ＯＮするので、貫通電流が流れて
出力波形ＤｏｕｔがＯ（Ｖ）になるのを抑える。よって
出力波形Ｄｏｕｔのアンダーシュート量が小さくなり、
リンギングも小さくなる。
Ａ２．Ｂ２共にゞＬ〃であり、＜″Ｌ／／データを出力
するとき、入力信号Ｂ２が’ Ｌ ／／からゞＨ〃にな
るので入力信号Ｂ１も入力信号Ｂ２と同様にゞＬ′から
＜Ｈ〃になり、＜′Ｌ〃データ出力トランジスタ（２）
がＯＮ Ｌ、て出力波形Ｄｏｕｔはハイインピーダンス
状態から０（Ｖ）になろうとする。しかし、入力信号Ｂ
２がゞＬ〃から“Ｈ”に変わることによって、ワンショ
ットパルス発生回路（３）により入力信号Ａ１も一瞬ゞ
Ｌ〃から“Ｈ”に変化するので、′Ｈ′データ出力トラ
ンジスタ（１）が−瞬ＯＮするので、貫通電流が流れて
出力波形ＤｏｕｔがＯ（Ｖ）になるのを抑える。よって
出力波形Ｄｏｕｔのアンダーシュート量が小さくなり、
リンギングも小さくなる。
以上のように、この発明によればゞＬ〃データ出力時に
、＜ｙ Ｌ ／／データ出力トランジスタのＯＮ後、＜
″Ｈ′データ出力トランジスタも一瞬ＯＮさせることに
よって、出力波形は一瞬鈍り、アンダーシュート量が小
さくなり、リンギングが起こりにくくなるので、アクセ
スタイムの高速化が可能となる。
、＜ｙ Ｌ ／／データ出力トランジスタのＯＮ後、＜
″Ｈ′データ出力トランジスタも一瞬ＯＮさせることに
よって、出力波形は一瞬鈍り、アンダーシュート量が小
さくなり、リンギングが起こりにくくなるので、アクセ
スタイムの高速化が可能となる。
第１図はこの発明の一実施例による半導体記憶装置の出
力バッフ１回路の最終段Ｎ−ｃｈ）ランジスタの回路図
、第２図は第１図の回路における入力信号及び出力波形
を示す波形図、第３図は従来の半導体記憶装置における
出力バッファ回路の最終Ｎ−ｃｈ）ランジスタの回路図
、第４図は第３図の回路における入力信号及び出力波形
を示す波形図である。 図において、（１）は＜′Ｈ〃データ出力トランジスタ
、（２）はゞＬ′データ出力トランジスタ、（３）はワ
ンショットパルス発生回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
力バッフ１回路の最終段Ｎ−ｃｈ）ランジスタの回路図
、第２図は第１図の回路における入力信号及び出力波形
を示す波形図、第３図は従来の半導体記憶装置における
出力バッファ回路の最終Ｎ−ｃｈ）ランジスタの回路図
、第４図は第３図の回路における入力信号及び出力波形
を示す波形図である。 図において、（１）は＜′Ｈ〃データ出力トランジスタ
、（２）はゞＬ′データ出力トランジスタ、（３）はワ
ンショットパルス発生回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 出力バッファ回路の“Ｌｏｗ”（以下“Ｌ”と記す）デ
ータ出力トランジスタをＯＮした後、微少な時間をおい
て、出力バッファ回路の“Ｈｉｇｈ”（以下“Ｈ”と記
す）データ出力トランジスタを一瞬ＯＮさせる出力バッ
ファ回路を設けたことを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021681A JPH02201794A (ja) | 1989-01-31 | 1989-01-31 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021681A JPH02201794A (ja) | 1989-01-31 | 1989-01-31 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02201794A true JPH02201794A (ja) | 1990-08-09 |
Family
ID=12061806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1021681A Pending JPH02201794A (ja) | 1989-01-31 | 1989-01-31 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02201794A (ja) |
-
1989
- 1989-01-31 JP JP1021681A patent/JPH02201794A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100301546B1 (ko) | 펄스발생회로 | |
| US6134252A (en) | Enhanced glitch removal circuit | |
| KR100333703B1 (ko) | 동기식 디램의 데이터 스트로브 버퍼 | |
| JPH02201794A (ja) | 半導体記憶装置 | |
| CN115565575B (zh) | 驱动电路及存储器 | |
| KR100333701B1 (ko) | 동기식 디램의 데이터 스트로브 버퍼 | |
| JPH0487419A (ja) | 半導体記憶装置 | |
| US5963501A (en) | Dynamic clock signal generating circuit for use in synchronous dynamic random access memory devices | |
| JPS6150279A (ja) | 半導体メモリ | |
| JPH0489696A (ja) | 半導体記憶装置 | |
| US6169703B1 (en) | Method for controlling high speed digital electronic memory | |
| US6201413B1 (en) | Synchronous integrated circuit device utilizing an integrated clock/command technique | |
| JPH02113493A (ja) | 半導体記憶装置 | |
| JPH0458676B2 (ja) | ||
| JP2527106B2 (ja) | 半導体記憶回路 | |
| JPS59224915A (ja) | デ−タラツチ回路 | |
| JP2644115B2 (ja) | 半導体装置 | |
| JP2969732B2 (ja) | 半導体集積回路 | |
| KR100239714B1 (ko) | 데이타 출력버퍼 | |
| KR100525909B1 (ko) | 데이터 입력 버퍼 | |
| KR0154727B1 (ko) | 반도체 메모리 장치의 내부컬럼어드레스스트로우브 신호 제어 클럭 발생 회로 | |
| JPS61255584A (ja) | 半導体記憶装置 | |
| JPH01268313A (ja) | 出力回路 | |
| JPH06103772A (ja) | 書込可能バッファ保護回路 | |
| KR0157109B1 (ko) | 메모리 제어장치 |