JPH0680635B2

JPH0680635B2 - オートドーピング防止用裏面シール膜の形成方法

Info

Publication number: JPH0680635B2
Application number: JP2217189A
Authority: JP
Inventors: 孝俊名古屋; 義之森
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 1989-01-30
Filing date: 1989-01-30
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH02201927A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体集積回路素子の製造方法に関するもの
で、さらに詳しくは、気相単結晶成長時に半導体基板か
らのオートドーピングを防止するための裏面シール膜の
形成方法に関するものである。

［従来の技術］半導体製造技術において、各種の回路素子を形成する場
合、例えば、Ｐ型またはＮ型の半導体基板を用い、その
半導体基板に高濃度の埋込層を形成し、その上にP^-型ま
たはN^-型のエピタキシャル層を形成し、このエピタキシ
ャル層に各種回路素子を形成することが行われている。

第５図には上記製造工程が詳細に示されている。この第
５図に基づいてその製造工程を詳細に説明する。

先ず、第５図（Ａ）に示すような半導体基板（鏡面ウェ
ーハ）１を酸素あるいは水蒸気を含む酸化性雰囲気中で
高温処理し、第５図（Ｂ）に示すように、該半導体基板
１の全面に熱酸化膜２を形成する。次いで、第５図
（Ｃ）に示すように、半導体基板１の表面側の熱酸化膜
２の上にレジスト３を塗布する。ここでは、レジスト３
としてネガレジストを用いている。したがって、第５図
（Ｄ）に示すように、N⁺埋込層形成用のマスク４を用い
てレジスト３を部分的に感光させ、その後、現像を行え
ば、感光領域のレジスト３のみが残り、その他の領域の
レジスト３が除去される。つまり、N⁺埋込層形成予定部
の上のレジスト３のみが除去されて第５図（Ｅ）に示さ
れる状態となる。次いで、残ったレジスト３をハードベ
ークし、これをマスクとしてその下側の熱酸化膜２を選
択エッチングする。これによって、第５図（Ｆ）に示す
ように、N⁺埋込層形成予定部の上の熱酸化膜２が除去さ
れ、基板表面が露出する。このとき、同時に、半導体基
板１の側面および裏面の熱酸化膜２も除去される。次い
で、第５図（Ｇ）に示すように、マスクとして用いたレ
ジスト３を除去する。その後、半導体基板１の表面に残
った熱酸化膜２をマスクに第５図（Ｈ）に示すようにア
ンチモン（Sb）拡散を行ってN⁺埋込層５を形成する。次
いで、第５図（Ｉ）に示すように、マスクとされた上記
熱酸化膜２を除去する。次いで、第５図（Ｊ）に示すよ
うに、半導体基板１の上全面にP^-型エピタキシャル層６
を形成する。

ところで、上記のようにして半導体装置を製造する場
合、アンチモン拡散の際に半導体基板１の側面部および
裏面部にもアンチモンが高濃度にドープされる。そし
て、その後に、半導体基板１の上にエピタキシャル層６
を形成する場合、オートドーピングの問題を生じる。こ
のオートドーピング現象は、半導体基板１からエピタキ
シャル層６への熱による固相拡散にもよるが、半導体基
板１における側面部および裏面部の不純物（アンチモ
ン）が気相中に一旦放出され、当該不純物がエピタキシ
ャル層６表面に移行されることによって生じる。

このようなオートドーピングが生じるとエピタキシャル
層６の不純物濃度が変化し、エピタキシャル層６内にお
いて不純物濃度が不均一化してしまう。特に、半導体基
板１とエピタキシャル層６界面近傍のエピタキシャル層
６中の不純物濃度が変動してしまい、所望のエピタキシ
ャル層６の不純物濃度までに到達するのに相当のエピタ
キシャル層６が無駄になる。

そこで、従来、上記のような不都合を回避するため、ア
ンチモン拡散を行う前に半導体基板１の裏面に熱酸化膜
２からなる裏面シール膜を形成し、当該シール膜によっ
て半導体基板１の裏面部への不純物ドープを防止するよ
うにしていた。

具体的には、第５図（Ｅ）に示す工程の後、半導体基板
１の裏面にレジストを塗付し（第６図（Ａ））、N⁺埋込
層形成のための熱酸化膜２の選択エッチングの後に第６
図（Ｂ）に示すように半導体基板１の裏面に熱酸化膜２
からなる裏面シール膜を残し、このシール膜をつけた状
態で第６図（Ｃ）に示すようにアンチモン拡散を行って
いた。このようにすれば、アンチモン拡散の際に半導体
基板１の裏面部にアンチモンが拡散されるのが防止され
る。これによって、エピタキシャル層６の形成の際に該
エピタキシャル層６へアンチモンが移行されるのが可及
的に防止される。

［発明が解決しようとする課題］ところで、半導体基板１の裏面へのレジスト７の塗布
は、従来、手作業によって行われていた。なぜなら、例
えば、半導体基板１の裏面にスピンナを用いてレジスト
７を塗布する場合には、スピンナのチャックとレジスト
３との間にパーティクル（塵埃）がはさみ込まれ、レジ
スト３が損傷して該レジストにピンホール等が形成され
るからである。

しかし、レジスト７の塗布を手作業で行うとすれば、製
造ラインの自動化が図れなくなるばかりか、製造ライン
におけるフループットが悪くなってしまうという問題が
あった。

本発明は、かかる問題点に鑑みなされたもので、製造ラ
インの自動化が図れ、かつ製造ラインにおけるスループ
ット向上に資する裏面シール膜の形成方法を提供するこ
とを目的としている。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

本発明は、半導体基板の裏面に酸化膜からなるシール膜
を形成するにあたり、半導体基板の表裏全面に酸化膜を
形成し、上記半導体基板の表面側の上記酸化膜の上に写
真蝕刻のためのレジストを塗布し、次いで、写真蝕刻技
術によって現像した後ベークし、さらに該レジスト膜の
上に水溶性樹脂からなる保護膜を形成し、次いで、上記
半導体基板の裏面の酸化膜の上にレジスト膜を塗布し、
その後、上記保護膜を除去し、残存する上記レジストを
利用して上記半導体基板表面の酸化膜を該レジスト開孔
パターンに従ってエッチングし、上記半導体基板の裏面
に酸化膜からな裏面シール膜を形成するようにしたもの
である。

［作用］上記した手段によれば、半導体基板の表面側にレジスト
を形成した後、該レジスト上に水溶性樹脂からなる保護
膜を形成し、半導体基板の裏面側にレジストを塗布する
ようにしているので、チャッキングの際に半導体基板の
表面側レジストは保護膜によって保護されることにな
る。したがって、手作業によってレジストを塗布する必
要がなくなるという作用によって、半導体装置の製造ラ
インの自動化およびスループットの向上が図れることに
なる。

［実施例］以下、本発明に係るオートドーピング防止用裏面シール
膜の形成方法の実施例を図面に基づいて説明する。

第２図には上記製造工程が詳細に示されている。この第
２図に基づいてその製造工程を詳細に説明する。

先ず、第２図（Ａ）に示すような半導体基板（鏡面ウェ
ーハ）11を酸素あるいは水蒸気を含む酸化性雰囲気中で
高温処理し、第２図（Ｂ）に示すように、該半導体基板
11の表裏全面に熱酸化膜12を形成する。次いで、第２図
（Ｃ）に示すように、半導体基板11の表面側の熱酸化膜
12の上にスピンナによってレジスト13を塗布する。ここ
では、レジスト13としてネガレジストを用いている。し
たがって、第２図（Ｄ）に示すように、N⁺埋込層形成用
のマスク14aを用いてレジスト13を部分的に感光させ、
その後、現像を行えば、感光領域のレジスト13のみが残
り、その他の領域のレジスト13が除去される。つまり、
N⁺埋込層形成予定部の上のレジスト13のみが除去されて
第２図（Ｅ）に示される状態となる。その後、残りのレ
ジスト13のベークを行った。

この状態で、第２図（Ｆ）に示すように半導体基板11の
表面全体にスピンナによってポリビニルアルコール樹脂
等の水溶性樹脂からなる保護膜18を塗布した後、第２図
（Ｇ）に示すように同じくスピンナによって半導体基板
11の裏面側の熱酸化膜12の上にレジスト17を塗布する。
具体的には、第１図（Ａ）に示すように半導体基板11の
裏面側をチャック19に吸着させ、その状態で、固形分15
％のポリビニルアルコール溶液を5cc程度半導体基板11
の表面に滴下し、半導体基板11を800rpmで1.0秒高速回
転させ、余分なポリビニルアルコール溶液を振り切る。
次いで、半導体基板11を3000rpmで9.0秒回転させて膜形
成、乾燥を行う。その後、110℃、25秒のベーキングを
２回行う。これによって10000Å以上の膜厚を持つ保護
膜18を形成する。その後、第１図（Ｂ）に示すように半
導体基板11を裏返してチャック19に半導体基板11の表面
側を吸着させレジスト17を塗布する。

以上のようにして半導体基板１の裏面側にレジスト17が
塗布されたなら、第２図（Ｈ）に示すように、半導体基
板11の純水リンスを行って上記保護膜18を除去する。そ
の後、半導体基板11の残存レジスト13,17をマスクにそ
の下側の熱酸化膜12を選択エッチングする。これによっ
て、第２図（Ｉ）に示すように、半導体基板表面のN⁺埋
込層形成予定部の上の熱酸化膜12が除去される。次い
で、第２図（Ｊ）に示す如くレジスト13,17の両方を除
去した後、残った熱酸化膜12をマスクにアンチモン（S
b）拡散を行って第２図（Ｋ）に示すようにN⁺埋込層15
を形成する。このようにすれば、アンチモンが半導体基
板11の裏面部にドープされるのが防止できる。次いで、
第２図（Ｌ）に示すように、マスクとされた上記熱酸化
膜12を除去する。その後、第２図（Ｍ）に示すように、
半導体基板11を酸素あるいは水蒸気を含む酸化性雰囲気
中で高温処理し、半導体基板11の表裏全面に熱酸化膜12
を形成する。次いで、第２図（Ｎ）に示すように、半導
体基板11の表面側の熱酸化膜12の上にレジスト13を塗布
する。ここでは、レジスト13としてネガレジストを用い
ている。したがって、第２図（Ｏ）に示すように、P⁺埋
込層形成用のマスク14bを用いてレジスト13を部分的に
感光させ、その後、現像を行えば、感光領域のレジスト
13のみが残り、その他の領域レジスト13が除去される。
つまり、P⁺埋込層形成予定部の上のレジスト13のみが除
去されて第２図（Ｐ）に示される状態となる。その後、
残りのレジスト13をベークする。

この状態で、第２図（Ｑ）に示すように、半導体基板11
の表面側に水溶性樹脂からなる保護膜18を形成し、さら
に、第２図（Ｒ）に示すように、半導体基板11の裏面側
の熱酸化膜12の上にレジスト17を塗布する。このレジス
ト17の塗布は第１図（Ａ），（Ｂ）に示すと同様な方法
によって行われる。

次に、第２図（Ｓ）に示すように、半導体基板11の純水
リンスを行って上記保護膜18を除去する。その後、残っ
たレジスト13をマスクに熱酸化膜12を選択エッチングす
る。これによって、第２図（Ｔ）に示すように、P⁺埋込
層形成予定部の熱酸化膜12が除去される。その後、第２
図（Ｕ）に示すように、マスクとなったレジスト13,17
を除去する。次いで、第２図（Ｖ）に示すように、残っ
た熱酸化膜12をマスクにボロン（Ｂ）拡散を行ってP⁺埋
込層20を形成する。このようにすれば、ボロンが半導体
基板11の裏面部にドープされるのが防止できる。次い
で、第２図（Ｗ）に示すように、マスクとされた上記熱
酸化膜12を除去する。次いで、第２図（Ｘ）に示すよう
に半導体基板11の上全面にP^-型エピタキシャル層16を形
成する。

上記のようにして半導体基板11の裏面に熱酸化膜12から
なるシール膜を形成するようにすれば下記のような効果
が得られることになる。

即ち、半導体基板11の表面側に保護膜18を形成し、この
保護膜18を通じて半導体基板11をチャッキングしてレジ
スト17を半導体基板11の裏面側に塗布するようにしてい
るので、チャッキングの際に半導体基板11の表面側レジ
スト13に損傷を与えなくなる。したがって、手作業によ
ってレジスト17を塗布する必要がなくなるという作用に
よって、半導体装置の製造ラインの自動化およびスルー
プットの向上が図れることになる。

上記の効果を裏付けるため下記の実験を行った。

この実験は、下表に示すように、何等の処理も施さない
半導体基板（サンプル１）と、表面レジスト塗布をし裏
面コートを行っていない半導体基板（サンプル２）と、
保護膜18を形成しないでスピンナによってレジストコー
トを行った半導体基板（サンプル３）と、本実施例の半
導体基板（サンプル４）についてのパーティクル（ピン
ホールを含む）の発生状況をサーフスキャンによって調
べた。下表において×は当該工程を経ていないことを示
し、○は当該工程を経たことを示している。かかるホト
リソグラフィ工程は、雰囲気の清浄度がクラス100で、
それぞれの工程は次の条件で行なわれた。

（１）レジストコート工程ネガレジストOMR-85（30cp）を、半導体基板11を5000rp
mで高速回転させながら塗布し、半導体基板19の表面側
に7000Åの厚さにレジスト13を形成した。その後、110
℃、25秒のベーキングを２回行った。

（２）アライメント工程コンタクトアライナを用いて3.6mW/cm²の照度で3.0秒露
光した。

（３）現像工程現像液としてキシレンを用い10秒間のスプレー現像を行
った。さらに、リンス液として酢酸ブチルで洗浄した
後、150℃、25秒のベーキングを２回行った。

（３）保護膜塗布工程固形分15％のポリビニルアルコール溶液を5cc程度半導
体基板11の表面に滴下し、半導体基板11を3000rpmで10
秒回転させて膜形成、乾燥を行った。その後、110℃、2
5秒のベーキングを２回行った。これによって10000Åの
膜厚を持つ保護膜18を形成した。

（４）裏面コート工程ネガレジストOMR-85A（30cp）を、半導体基板11を3000r
pmで高速回転させながら半導体基板19の裏面側に塗布
し、10000Åの厚さにレジスト17を形成した。なお、こ
の工程ではベーキングを行わなかった。

（５）エッチング工程エッチング液として1:9バッファードフッ酸を用いて60
分間のエッチングを行った。この工程ではピンホールを
太らせるため、かなりのオーバエッチングを行った。

（６）洗浄工程 H₂SO₄・H₂O₂（110℃）での洗浄、希フッ酸での洗浄、NH₄
OH・H₂O₂（80℃）での洗浄、超音波洗浄、イソプロピル
アルコールによる蒸気洗浄を各々10分間行った。

第３図（Ａ）〜（Ｄ）にはサンプル１、サンプル２、サ
ンプル３およびサンプル４に対応するパーティクルの発
生状況が示されている。なお、第３図（Ａ）〜（Ｄ）の
縦軸にはパーティクル数が、横軸にはパーティクルサイ
ズが示されている。

ここで、第３図（Ａ）のサンプル１にあっては、半導体
基板11をホトリソグラフィ工程の雰囲気に放置したとき
の表面のパーティクル数がカウントされている。また、
第３図（Ｂ）〜（Ｄ）のサンプル２〜４では、パーティ
クルとは熱酸化膜12に形成されたピンホールを意味して
いる。即ち、サンプル１〜４では、パーティクルによっ
て傷付けられたフォトレジスト13を用いてホトリソグラ
フィ工程を行った後に熱酸化膜12に生じたピンホールを
計測した。この場合のピンホールはオーバエッチング
（通常は15分のエッチングであるが60分のエッチング）
を行って実際よりもピンホールを太らせている。

これらの図面からは、保護膜18を形成しないスピンナに
よってレジストコートを行ったサンプル３では2.31μm²
以上のパーティクルの数が桁違いに多く、本実施例の半
導体基板即ちサンプル４では2.31μm²以上のパーティク
ルの数が著しく低減し、表面側レジスト13を設け裏面コ
ートを行わないサンプル２と略同様のパーティクル数と
なっていることが分かる。

また、第４図は保護膜18の厚さとパーティクル数の関係
を示したもので、保護膜18の厚さが厚いほどパーティク
ルの数が低減していることが確認される。この第４図は
４枚の半導体基板の平均値と変動幅を示している。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、上記実施例では、半導体基板11の裏面保護膜の
形成にあたって、半導体基板11の表面側にポリビニルア
ルコールから構成される水溶性保護膜を形成するように
しているが、水溶性の樹脂としてセルロース誘導体を用
いるようにしても良い。

［発明の効果］本願において開示される発明のうち代表的なもの効果を
説明すれば下記のとおりである。

即ち、本発明は、半導体基板からのオートドーピングを
防止するために半導体基板の裏面に酸化膜からなるシー
ル膜を形成するにあたり、半導体基板の全面に酸化膜を
形成し、該半導体基板の表面側の上記酸化膜の上に写真
蝕刻用のレジスト膜を塗布し、さらに通常の該写真蝕刻
技術によって現像ベークし、さらに該レジスト膜の上に
水溶性樹脂を塗布し、次いで、半導体基板の裏面の酸化
膜の上にレジスト膜を塗布し、その後、水溶性樹脂を除
去し、上記レジストをマスクに上記酸化膜をエッチング
し、半導体基板の裏面に残った酸化膜を裏面シール膜と
して利用するようにしたので、チャッキングの際に半導
体基板１の表面側レジストに損傷を与えなくなる。した
がって、手作業によってレジスト塗布の必要がなくな
り、半導体装置の製造ラインの自動化およびスループッ
トの向上が図れることになる。

また本発明の方法は、手作業でホトレジストをパターン
ニングした熱酸化半導体基板の裏面にホトレジストコー
ティングを行う場合にも、直接基板表面のレジスト膜に
器具その他が接触することがないので、該レジスト膜の
保護及び表面への裏面コート用レジストの回り込み、汚
れの防止に効果的である。

【図面の簡単な説明】

第１図（Ａ），（Ｂ）は実施例の保護膜の形成工程およ
びレジスト塗布工程を示す半導体基板およびチャックの
一部縦断面図、第２図（Ａ）〜（Ｘ）は実施例の各工程を示す縦断面
図、第３図（Ａ）〜（Ｄ）は各種サンプルのパーティクルの
発生状況を示すグラフ、第４図は保護膜の厚さとパーティクル数との関係を示す
グラフ、第５図（Ａ）〜（Ｊ）は従来の半導体製造工程を示す半
導体基板の各工程での縦断面図、第６図（Ａ）〜（Ｃ）は裏面シール膜の形成工程を示す
半導体基板の各工程での縦断面図である。 11…半導体基板、12…酸化膜、13,17…レジスト、18…
保護膜。

Claims

【特許請求の範囲】

【請求項１】集積回路素子構造の気相単結晶成長時に、
半導体基板からのオートドーピングを防止するために上
記半導体基板の裏面に酸化膜からなるシール膜を形成す
るにあたり、半導体基板の表裏全面に酸化膜を形成し、
上記半導体基板の表面側の上記酸化膜の上に写真蝕刻の
ためのレジストを塗布し、次いで、写真蝕刻技術によっ
て現像した後ベークし、さらに該レジストの上に水溶性
樹脂からなる保護膜を形成し、次いで、上記半導体基板
の裏面側の酸化膜の上にレジストを塗布し、その後、上
記保護膜を除去し、残存する上記レジストを利用して上
記半導体基板表面の酸化膜を該レジスト開孔パターンに
従ってエッチングし、上記半導体基板の裏面に酸化膜か
らなる裏面シール膜を形成するようにしたことを特徴と
するオートドーピング防止用裏面シール膜の形成方法。
【請求項２】上記水溶性樹脂としてポリビニルアルコー
ル樹脂を用いたことを特徴とする請求項１記載のオート
ドーピング防止用裏面シール膜の形成方法。