JPH02202024A - 貼り合わせ基板の薄膜化方法 - Google Patents

貼り合わせ基板の薄膜化方法

Info

Publication number
JPH02202024A
JPH02202024A JP2132889A JP2132889A JPH02202024A JP H02202024 A JPH02202024 A JP H02202024A JP 2132889 A JP2132889 A JP 2132889A JP 2132889 A JP2132889 A JP 2132889A JP H02202024 A JPH02202024 A JP H02202024A
Authority
JP
Japan
Prior art keywords
substrate
thinned
thickness
thin film
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2132889A
Other languages
English (en)
Inventor
Katsunobu Ueno
上野 勝信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2132889A priority Critical patent/JPH02202024A/ja
Publication of JPH02202024A publication Critical patent/JPH02202024A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要〕 半導体装置を形成するのに適した貼り合わせ基板を研磨
によって薄膜化する方法に関し、薄膜化対象基板に悪影
響を及ぼすことなく研磨することで所望の膜厚を持つ薄
膜を実現する貼り合わせ基板の薄膜化方法を提供するこ
とを目的とし、 支持基板に薄膜化対象基板を貼り合わせた後、薄膜化対
象基板を研磨して薄膜化する貼り合わせ基板の薄膜化方
法において、薄膜化対象基板として、支持基板に貼り合
わせた時、周辺間隙部を形成する周辺構造を有するもの
を準備し、貼り合わせ後、形成された周辺間隙部に充填
物を充填し、充填物をマーカとして薄膜化対象基板の残
り厚さをモニタして薄膜化対象基板を研磨するように構
成する。
ホトリングラフィ等の要請からSolウェーハの平坦度
も、通常のウェーハと同一規格であることが必須である
本発明はSOIM造の貼り合わせ基板に限られる訳では
ないが、以下主としてSOI構造の貼り合わせ基板を例
として説明する。
[産業上の利用分野] 本発明は研磨による基板の薄膜化方法に関し、特に半導
体装置等を形成するのに適した貼り合わせ基板を研磨に
よって薄膜化する方法に関する。
なお、本明細書で「研磨」とは化学的、機械的な要素を
含むもので少なくとも部分的に機械的要素を含むものを
いう。
近年絶縁体上の半導体(SOI)構造の貼り合わせ基板
が注目を集めている。
ICの高速化、多機能化に伴い、絶縁膜厚を自由に変化
でき、かつ、絶縁膜上のシリコン等の半導体厚も自由に
変えられるSOIウェー八がへ求されている。また、半
導体装置のg&細化に伴い、[従来の技術] 半導体基板はその加工プロセスの要請から所定の全体的
厚さ(TTV)、局所的厚さ(LTV)等の平坦度を満
たすことが要求されている。
SOI基板に対しても、この要求は同様にされる。
SOI基板の製造方法として、レーザメルト法、サイモ
ックス(SIMOX)法、貼り合わせ法等が知られてい
る。
レーザメルト法は、基板表面の酸化膜等の絶縁膜上に多
結晶シリコン膜を堆積し、多結晶シリコン膜をレーザ光
でメルトして再結晶化する方法である0種子結晶を使う
場合と使わない場合があるが、いずれにしてもレーザ光
のビーム径は限られた大きさであり、走査を行うことで
所定の面積を照射する。すると、走査帯と走査帯の境界
部分で平坦度を上げることが難しい。
サイモックス法は、シリコン基板の表面から内部に向っ
て酸素をイオン注入で打込んで表面にSi層を残しつつ
内部に3000〜6000人厚の酸化物層を作る方法で
ある。平坦度に関しては、満足できるものを作りやすい
が、表面に残るSi層に結晶欠陥等の間趙が生じやすい
貼り合わせ法は、酸化膜を形成したシリコン基板を2枚
向き合わせ、高温熱処理によって2枚の基板を貼りあわ
せる方法である6通常の基板の厚さはSol基板の半導
体層としては厚すぎ、SOI構造の利点を得ることが難
しいので、貼り合わせ後、半導体装置を形成する側の基
板を研磨して薄膜化する必要がある。他の方法と較べて
、大面積で結晶性の良い絶縁膜上のシリコン層を得やす
く、またそのシリコン層の厚さも自由に選ぶことができ
る。
第2図(A1)〜(A3)、(B1)〜(B3)を参照
して従来技術によるSOI楕遣構造り合わせ基板の薄膜
化方法を説明する。
第2図(A1)に示すように、2枚のシリコンウェーハ
を準備し、一方を支持基板51、他方を半導体素子形成
用の薄膜化対象基板53として、表面を酸化して各々酸
化膜52.54を形成する。
酸化は一方の基板のみに行ってもよいが厚い酸化膜を得
るには両方の基板を酸化する方が有利である。これら酸
化膜52.54を備えた基板51.53を重ねて、例え
ば1100℃で熱処理する。
この熱処理によって接触していた酸化膜52.54は貼
りあわされて一体化した酸化11158となる。
但し、基板の周辺部は通常面取りがしであるので未接着
部分がある。
第2図(A2)に示すように、この未接着部を含む周辺
部を研削等によって削除する。
このように周辺部を整形した貼り合わせ基板を第2図(
A3)に示すように薄膜化対象基板53側から研削、研
磨する。
目的の膜厚以上を残すように研磨し、膜厚を測定する。
初期に測定した膜厚と随時測定した膜厚との差より、残
るシリコン層厚を算出する。研磨と膜厚測定を繰り返し
、所望のシリコン膜厚を得た時に研磨を終了する。
以上説明した例の場合、所望の薄膜化半導体層を得るに
は研磨工程の前と研磨工程中厚さ測定を繰り返すことが
必要である。そのためには例えばその度に研磨布から貼
り合わせ基板を剥がすことが必要である。この点を改良
した例を第2図(Bl)〜(B3)を参照して説明する
第2図(B1)に示すように、シリコンウェーハ等の支
持基板51を酸化して表面に酸化[52を形成する。シ
リコンウェーハ等の薄膜化対象基板53にはマーカ59
を埋め込む0例えば希望する膜厚と等しい深さの孔を掘
り、酸化物や樹脂などを充填してマーカ59を形成する
。このようにして準備した支持基板51と薄膜化対象基
板53とを重ねあわせて、例えば約1100℃で熱処理
する。熱処理によって薄膜対象基板53は支持基板51
の酸化IIa52に貼り合わされる。
貼り合わせ後、第2図(B2)に示すように未接着部を
含む周辺部を研削して削除する。
このように整形した貼り合わせ基板を第2図(B3)に
示すように薄膜化対象基板5311!Iから研削、研磨
する。マーカ59の深さを残したい薄膜の膜厚と同一に
設定した場合、研磨によってマーカ59が顔を見せた時
に研磨を終了する。
このようにして所望の膜厚の半導体薄膜を得ることがで
きる。
[発明が解決しようとする課IJI] 以上述べたように、SOI構造の基板作製等の技術とし
て、貼り合わせ技術がある。所望膜厚の薄膜を得るには
貼り合わせた後に薄膜化を行わなければならず、絶縁膜
上のシリコン膜に所望の均一性、平坦度をいかにして得
るかが問題となっている。
第2図(A1)〜(A3)に示すように、薄膜の厚さを
初期のウェーハ厚とその時のウェーハ厚から算出する方
法では、所定のシリコン膜厚を得るには厚さ測定を繰り
返し行わねばならない9例えば、測定ごとに研磨布から
取り外すため、そのつど条件が変化し、ウェーハ内で均
一な膜厚を得ることも困難になり易い。
第2図(B1)〜(B3)に示すように終点検出用にウ
ェーハに孔を形成してマーカを埋め込むと、マーカが出
現する際にマーカ上の薄膜が崩れてマーカの周囲の面に
傷が入ったり、マーカが出現後マーカと半導体の性質の
相違から研磨によって応力が働き、マーカ周辺に剥がれ
を生じることもある。
このように従来技術によれば、薄膜化対象基板に悪影響
を及ぼすことなく所望の膜厚を持つ薄膜を研磨すること
は困難であった。
本発明の目的は、薄膜化対象基板に悪影響を及ぼすこと
なく研磨することで所望の膜厚を持つ薄膜を実現する貼
り合わせ基板の薄膜化方法を提供することである。
[課趙を解決するための手段] 本発明によれば、貼り合わせ基板周辺部に間隙部を形成
して充填物で満し、マーカとして利用する。
第1図(A>、(B)、(C)は本発明の原理説明図で
ある。
第1図(A>に示すように、支持基板1上に薄膜化対象
基板3を貼り合わせる。少なくとも薄膜化対象基板3に
、貼り合わせた時、貼り合わせ面周辺部に間隙部5.7
を形成するような周辺構造を形成しておく1例えば面取
り状の切り欠き5やステップ状の切り欠き7である。
第1図(B)に示すように、貼り合わせ基板の周辺間隙
部5.7に充填物9を詰める。充填物9は研磨中その上
で次第に薄くなる薄膜化対象基板3に対して物理的支持
を与える強度を持つものである0例えば、エポキシ系樹
脂、ポリイミド系樹脂、ボンド、セメダイン等の接着剤
、スピンオングラス(SOG) 、レジスト等を用いる
ことができる。
次に、第1図(C)に示すように、薄膜化対象基板3を
研磨することによって薄膜化する。主表面に対して一定
の角度の面取りをした周辺間隙部5の場合は、充填物9
の表れ方、ないしは残っている基板3の寸法から厚さを
算出できる。これらはいずれも露出している研磨面内の
測定で間接的に厚さ測定を行える方法である。ステップ
状の周辺間隙部7の場合は、充填物9が露出された時が
所望の膜厚ないしは所望の膜厚より少し大きな値の膜厚
となるようにすればよい。
なお、周辺間隙部5.7は通常不使用部分となる周辺か
ら5111以内の領域に設けるのが好ましい。
また、周辺間隙部5.7は薄膜化対象基板の全周に設け
る必要は必ずしもない、但し、対向する2箇所以上に設
けることが好ましい。
[作用] 周辺間隙部5.7を形成し、充填物9を詰めることによ
り、研磨の際の膜厚モニタ用マーカが得られる。
研磨によって所望膜厚に近付き、周辺間隙部5.7上の
薄膜化対象基板3の厚さが薄くなっても、下に充填物9
の物理的支持があるので薄層が崩九にくい。
マーカとして(至)く充填物9が周辺部のみに設けられ
ているので、例え薄膜化対象基板の薄層が崩れても基板
中央の領域が傷付くことは少ない。
一定角度の面取り型間隙部5の場合も面内の寸法のみを
測れば厚さを測定できるので、測定は容易である。
ステップ型間隙部7の場合は、寸法測定をしなくても所
望膜厚で研磨を停止できる。
さらに、研磨後の周辺形状を未接着部分を含まない整っ
たものとすることもできる。
[実施例] 第3図(A)〜(D)を参照して、本発明の1実施例に
よる貼り合わせ基板の薄膜化方法を説明する。
まず、2枚のウェーハ状半導体基板を準備する。
例えば、片面を20〜30人の平坦度に表面研磨したシ
リコンウェーハを2枚準備する。一方が支持基板11で
あり、他方が半導体素子を形成すべき薄膜化対象基板1
3である。各基板とも表裏両面周辺部が一定の角度で面
取りされている。
第3図(A)に示すように、支持基板11、薄膜化対象
基板13を熱酸化して、所望の厚さを有する酸化膜12
.14を表面に形成する。
次に第3図(B)示すように、薄膜化対象基板13の周
辺51111以内で周囲の面取り部を越える領域に所望
の基板厚と等しい深さのステップ状切り欠き17を形成
する3例えば深さ3μmの切り欠きを形成する。
なお、酸化後に切り欠き形成する場合を説明したが、切
り欠きを形成後酸化を行ってもよい。
第3図(C)に示すように、切り欠き17を内側として
rIi膜化対象基板13を支持基板11の上に載せ、窒
素雰囲気巾約1100℃で約1時間熱処理する。この熱
処理により、薄膜化対象基板13の下面の酸化膜14と
支持基板11の上面の酸化[12とは貼り合わされて一
体化する。熱処理前に圧力を加えるか、放電等により一
方の基板に静電荷を与えると密着性が改良される。
次に第3図(D>に示すように、支持基板11の上面と
薄膜化対象基板13の切り欠き17との間に形成された
周辺間隙部に例えば硬化性樹脂の充填物19を埋め込む
、硬化性樹脂としては所定の強度を有する熱硬化性樹脂
、紫外線硬化性樹脂等を用いることができる。硬化性樹
脂の代りに接着剤やSOGその他−室以上の接着力と強
度を与えるものを用いることもできる。識別を容易にす
るように充填物19を着色してもよい。
充填物19が所望の接着力、強度を持つようになった後
、第3図(E)に示すように、薄膜化対象基板13を研
磨する0周辺部においては充填物19が支持基板11と
薄膜化対象基板13との間を満たし、物理的支持を与え
る。
研磨が進んで、薄膜化対象基板13が所定の厚さになる
と、第3図(F)に示すように周辺間隙部の充填物19
が露出される。これが研磨終了のマーカとなる。このマ
ーカは容易に視認することができる。SOG等比較的硬
度の高い材料を用いた場合、小径の基板に対しては充填
物19にある程度研磨のストッパ的役割を持たせること
もできる。
充填物19の出現をモニタして研磨を終了し、その後充
填物19を除去する。
すなわち、切り欠き17を作った後は、厚さ測定は行わ
なくとも所望の厚さの薄膜基板を作ることができる。
本実施例の場合、シリコンウェーハの基板11.13の
うち、薄膜化対象基板13の周辺部のみに切り欠き17
を形成した。
第4図は切り欠きを支持基板11と薄膜化対象基板13
とに整合して作った実施例を示す、上下が平行な面で周
辺部間隙17が画定される。このため、充填物が平行表
面を持つ板状になる。また酸化後に切り欠きを形成した
場合を図示しているが、切り欠き形成後に酸化してもよ
い0例えば、2枚のシリコン基板を使った場合、周辺間
隙部の表面は上下ともシリコンまたは酸化膜の面となる
このなめ、周辺間隙部17の充填物19と貼り合わせ基
板との係合を強固かつ均一なものにしやすい。
周辺間隙部17は円形基板の場合は円周状に設けるのが
便利であるが、必ずしも全周に設ける必要はない。
第5図(A)、(B)は、マーカを薄膜化対象基板の周
辺の一部にのみ設ける配置を正方形基板を例として示す
、第5図(A)は正方形の薄膜化対象基板23の4隅に
三角形の切り欠き27−1゜・・・27−4を作りマー
カとした場合を示す。
第5図(B)は正方形の薄膜化基板33の対向2辺上に
ストライプ状の切り欠き37−1.37−2を作り、マ
ーカとした場合を示す。
支持基板の対応する場所にも同様の切り欠きを作っても
よいことは言うまでもないであろう。
第6図(A)、(B)は本発明の他の実施例を示す、所
定角度の面取りを有するシリコン基板を2枚用いる。
支持用基板11と薄膜化対象基板13とをウェット熱酸
化して所望の厚さの熱酸化膜12.14を形成する。酸
化膜は一定の厚さに成長し、基板表面に従った形状とな
る0面取りした周辺部17では一定の角度を持った面を
形成する。
第6図(A)に示すように、これらの基板11.13を
重すて、例えば窒素雰囲気巾約1100℃で約1時間熱
処理し、支持基板11上面の酸化膜12と薄膜化対象基
板13の下面の酸化膜14を貼り合わせ、一体化する。
その後、面取りによって形成された周辺間隙部に例えば
SOGを詰め300〜800℃で焼成してガラス質の充
填物4つを形成する。SOGは適当に着色してもよい。
その後、第6図(B)に示すように薄膜化対象基板13
を研磨する。薄膜化対象基板13下面の面取り部分が表
れると次第に薄膜化対象基板の径は小さくなる9例えば
、面取り部分の長さXを測定すると、面取り角度がθで
あるとして残る膜厚はx tanθとして求まる。
充填物49が研磨面に表れた時その形状を利用して残る
膜厚を求めるように面取り部形状を設定してもよい。
研磨中、充填物49が薄膜化対象基板13の物理的支持
を与えるので研磨中応力が働いても、薄膜化対象基板1
3が崩れることが少ない、また、例え崩れや剥がれが発
生しても充填物は周辺部のみに設けられているので中央
部が影響を受けることは少ない。
以上、種々の実施例を説明したが、これらは同等制限的
意味を有するものではない、特許請求の範囲内で種々の
変更、修正、組合せ等が行えることは当業者に自明であ
ろう。
例えば、熱酸化の代わりにCVD等で酸化膜を堆積した
り、薄膜化対象基板としてガラス基板上にSiCMを形
成したもの、GaAs他の化合物半導体基板、SiO2
膜やシリサイド膜を有する種々の基板等を用いること等
もできる。
[発明の効果〕 基板の貼り合わせにほぼ寄与せず、実効的に使用されな
い周辺部のみに間隙部を形成して充填物を詰めるため、
周辺部で物理的支持が得られ、研磨時の崩れ等が低減す
ると共に、所望膜厚達成のマーカが得られる。
一定の膜厚の貼り合わせ基板が得やすい。
単一の貼り合わせ基板内でも均一な厚さ分布が得やすい
ステップ状切り火きを用いて間隙部を形成した時は、貼
り合わせ基板の未接着部分除去を同時に行える。
【図面の簡単な説明】
第1図(A)、(B)、(C)は本発明の原理説明図で
あり、貼り合わせ基板の薄膜化の各工程を示すための断
面図、 第2図(A1)〜(A3)、(B1)〜(B3)は従来
技術による貼り合わせ基板の薄膜化の2つの方法の各工
程を説明するための断面図、第3図(A)〜(F)は本
発明の実施例によるステップ状切り欠きを用いた貼り合
わせ基板の薄膜化方法の各工程を示す断面図、 第4図は本発明の他の実施例によるステップ状切り欠き
を用いた貼り合わせ基板の薄膜化方法を説明するための
断面図、 第5図(A>、(B)は周辺部でのマーカの選択的配置
を示す平面図、 第6(A)、(B)は本発明の他の実施例による面取り
を利用した貼り合わせ基板の薄膜化方法を説明するため
の断面図である。 図において、 5.7 支持基板 薄膜化対象基板 周辺間隙部 (周辺間隙部の)充填物(マーカ) 支持基板 酸化膜 薄膜化対象基板 酸化膜 マーカ用切り欠き 充填物 支持基板 酸化膜 薄膜化対象基板 酸化膜 貼り合わせ酸化膜 マーカ (A)貼り合わせ (B)周辺部間隙部充填 (C)薄膜化 第 図 (A1)貼り合わせ (B1)貼り合わせ (A2)側辺部削除 (B2)側辺部削除 (A3)薄膜化 (B3)薄膜化 第2図 (E)所書 本発明の実施例 第3図(つづき) 第4図 (A)酸化膜形成 (B)マーカ用間隙形成 (C)貼り合わせ CD)間隙部充填 本発明の実施例 第3図 (A)4隅配置 (B>対内辺上配置 マーカの選択的配! 第5図 (A)貼り合わせ・間数部充填 (B)研譜 本発明の他の実施例 第6図

Claims (3)

    【特許請求の範囲】
  1. (1)、支持基板(1)に薄膜化対象基板(3)を貼り
    合わせた後、薄膜化対象基板(3)を研磨して薄膜化す
    る貼り合わせ基板の薄膜化方法において、 薄膜化対象基板(3)として、支持基板(1)に貼り合
    わせた時、周辺間隙部(5、7)を形成する周辺構造を
    有するものを準備し、 貼り合わせ後、形成された周辺間隙部に充填物(9)を
    充填し、 充填物(9)をマーカとして薄膜化対象基板(3)の残
    り厚さをモニタして薄膜化対象基板を研磨する ことを特徴とする貼り合わせ基板の薄膜化方法。
  2. (2)、前記薄膜化対象基板(3)の周辺構造が、表面
    に対して一定の角度で設けた面取りであり、該面取りが
    薄膜化対象基板(3)の所望残存厚より大きな深さに及
    んでいる請求項1記載の貼り合わせ基板の薄膜化方法。
  3. (3)、前記薄膜化対象基板(3)の周辺構造が表面と
    平行な底面を有するステップ状の切り欠きであり、表面
    からステップ状切り欠き面までの深さが薄膜化対象基板
    (3)の所望残存厚とほぼ等しい請求項1記載の貼り合
    わせ基板の薄膜化方法。
JP2132889A 1989-01-31 1989-01-31 貼り合わせ基板の薄膜化方法 Pending JPH02202024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2132889A JPH02202024A (ja) 1989-01-31 1989-01-31 貼り合わせ基板の薄膜化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2132889A JPH02202024A (ja) 1989-01-31 1989-01-31 貼り合わせ基板の薄膜化方法

Publications (1)

Publication Number Publication Date
JPH02202024A true JPH02202024A (ja) 1990-08-10

Family

ID=12052072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2132889A Pending JPH02202024A (ja) 1989-01-31 1989-01-31 貼り合わせ基板の薄膜化方法

Country Status (1)

Country Link
JP (1) JPH02202024A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022021688A (ja) * 2020-07-22 2022-02-03 キオクシア株式会社 半導体装置及び半導体装置の製造方法
WO2023032552A1 (ja) * 2021-09-01 2023-03-09 株式会社荏原製作所 基板処理方法
JP2023035844A (ja) * 2021-09-01 2023-03-13 株式会社荏原製作所 基板処理方法
WO2023182393A1 (ja) * 2022-03-25 2023-09-28 株式会社村田製作所 ウエハの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022021688A (ja) * 2020-07-22 2022-02-03 キオクシア株式会社 半導体装置及び半導体装置の製造方法
WO2023032552A1 (ja) * 2021-09-01 2023-03-09 株式会社荏原製作所 基板処理方法
JP2023035844A (ja) * 2021-09-01 2023-03-13 株式会社荏原製作所 基板処理方法
US12544994B2 (en) 2021-09-01 2026-02-10 Ebara Corporation Substrate processing method
WO2023182393A1 (ja) * 2022-03-25 2023-09-28 株式会社村田製作所 ウエハの製造方法

Similar Documents

Publication Publication Date Title
JP2692659B2 (ja) Soi基板および該soi基板の製造方法
JPH01312828A (ja) 半導体の製造方法
US12374675B2 (en) Method of producing hybrid semiconductor wafer
JPH10223497A (ja) 貼り合わせ基板の作製方法
JPH0485827A (ja) 半導体装置の製造方法
JP2662495B2 (ja) 接着半導体基板の製造方法
JPH05226305A (ja) 張合せウェハの製造方法
JP4258099B2 (ja) 半導体圧力センサの製造方法
JPH02202024A (ja) 貼り合わせ基板の薄膜化方法
EP2382655A1 (en) A test method on the support substrate of a substrate of the "semiconductor on insulator" type
JPH02177435A (ja) 半導体基板の製法
JP2625362B2 (ja) 半導体装置の製造方法
JPH06252109A (ja) 半導体装置の製造方法
JP2678218B2 (ja) 貼りあわせ基体とその製造方法
JPH01305534A (ja) 半導体基板の製造方法
JPH0488657A (ja) 半導体装置とその製造方法
TW202335242A (zh) 光電器件的轉移方法
JPH0437020A (ja) 熱圧着ウエーハの製造方法
JPH02177433A (ja) 半導体基板の製法
KR100327326B1 (ko) 에스오아이웨이퍼의제조방법
JP2005533397A (ja) 支持体に転移する材料から成る有用な層の面積を拡大する方法
JP2000243727A (ja) 半導体素子の製造方法
JPH03136346A (ja) Soi基板の製造方法
JP3518083B2 (ja) 基板の製造方法
JP2778114B2 (ja) 半導体基板の製法