JPH02202059A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ｖＡ要］ 半導体装置に係り、特にホットエレクトロントランジス
タに関し、 ベース−コレクタ間の耐圧を確保する一方で、動作速度
を高速化すると共に、電流増幅率を向上させることがで
きる半導体装置を提供することを目的とし、 第１および第２の半導体層の間にバリア層を有する半導
体装置において、前記バリア層と前記第２の半導体層と
の間に、前記バリア層よりも電子親和力の大きい真正半
導体層が設けられているように構成する。

［産業上の利用分野］ 本発明は半導体装置に係り、特にホットエレクトロント
ランジスタに関する。

［従来の技術］ 従来のホットエレクトロントランジスタを、第４図を用
いて説明する。

第４図（ａ）は、従来のホットエレクトロントランジス
タの断面を示す断面図、第４図（ｂ）は、第４図（ａ）
に対応する伝導帯底のエネルギー準位Ｖｃを示すバンド
ダイアダラム、第４図（ｃ）は、第４図（ａ）の一部を
拡大した概念図、第４図（ｄ）は、第４図（ｃ）に対応
する伝導帯底のエネルギー準位Ｖｃを示すバンドダイア
ダラムである。

従来のホットエレクトロントランジスタにおいては、例
えばｉ型ＧａＡｓからなる基板１０上に、ｎ型ＧａＡｓ
からなるコレクタ層４．１型Ａ１ＧａＡｓからなるコレ
クタバリア層６ａ、ｎ型ＧａＡｓからなるベース層２、
ｉ型ＡＮ　ＧａＡｓからなるエミッタバリア層１２、お
よびｎ型ＧａＡｓからなるエミツタ層１４が積層され、
縦積多層へテロ構造となっている。

このように、エミツタ層１４、ベース層２、およびコレ
クタ層４にはそれぞれ例えばＧａＡｓが用いられている
のに対して、エミッタバリア層１２およびコレクタバリ
ア層６ａには、ＧａＡｓよりも電子親和力が小さいＡｊ
ＧａＡｓが用いられ、第４図（ｂ）に示されるように、
エネルギー障壁を形成している。

そしてコレクタ層４、ベース層２、およびエミツタ層１
４上には、それぞれコレクタ電極１６、ベースｔｉｉｓ
、およびエミッタｔ［１２０が設けられている。

また、こうしたホットエレクトロントランジスタにおい
ては、ベース−コレクタ間の耐圧を大きくとるには、第
４図（ｃ）、（ｄ）に示されるように、ベース層２とコ
レクタ層４との間に一定の電圧を印加した際の伝導帯底
のエネルギー準位Ｖｃが緩やかな傾斜をとる必要がある
ため、コレクタバリア層６ａの厚さがかなり厚く、例え
ば２０００人程度スケっている。

［発明が解決しようとする課題］ このように、上記従来のホットエレクトロントランジス
タにおいては、ベース−コレクタ間の耐圧を確保するた
めに、電子親和力が小さいコレクタバリア層６ａの厚さ
をかなり厚くとる必要があった。

このために、ホットエレクトロンがコレクタバリア層６
ａを通過するに要する時間が長くなり、トランジスタの
動作速度が遅くなるという問題があっな。

また、ベース層２とコレクタ層４との間の印加電圧が低
い場合や弱い逆バイアス状態の場合、ホットエレクトロ
ンの輸送効率が低下し、電流増幅率が低下するという間
層もあった。

そこで本発明は、ベース−コレクタ間の耐圧を確保する
一方で、動作速度を高速化すると共に、電流増幅率を向
上させることができる半導体装置を提供することを目的
とする。

［課題を解決するための手段］ 第１図は、本発明の原理説明図である。

第１図（ａ）に示される半導体装置は、ベース層２とコ
レクタ層４との間に電子親和力の小さいコレクタバリア
層６を有すると共に、コレクタバリア層６とコレクタ層
４との間に、コレクタバリア層６よりも電子親和力が大
きい真正半導体層８を有している。

そしてコレクタバリア層６と真正半導体層８との合計の
厚さが、従来のコレクタバリア層の厚さと同程度となっ
ている。すなわち、真正半導体８が存在する分だけ、コ
レクタバリア層６の厚さは薄くなっている。

［作　用コ 第１図（ａ）のベース層２とコレクタ層４との間に一定
の電圧を印加した際の伝導帯底のエネルギー準位Ｖｃの
バンドダイアダラムを第１図（ｂ）に示す。

ベース層２とコレクタ層４との間に印加された電圧は、
キャリア濃度が低いコレクタバリア層６にかかるだけで
なく、同様にキャリア濃度が低い真正半導体層８にもか
かる。そしてコレクタバリア［６と真正半導体層８との
合計の厚さが従来のコレクタバリア層の厚さと同程度で
あるため、コレクタバリア層６にかかる電界強度、言い
替えれば伝導帯底のエネルギー準位Ｖｃの傾斜は従来と
同程度となり、従ってベース層２との境界近傍における
コレクタバリア層６のバンドの様子も、従来と同様とな
る。

そしてベース層２からコレクタ層４へ注入される電子の
数は、ベース層２との境界近傍におけるコレクタバリア
層６のバンドの様子で決まるため、従来と同様のベース
−コレクタ間の耐圧が確保される。

一方、ベース層２とコレクタ層４との間を通過するホッ
トエレクトロンは、電子親和力が小さいコレクタバリア
層６から電子親和力の大きい真正半導体層８に入ること
により、その速度は速くなる。また、一般に電子親和力
が大きい半導体はどキャリアの有効質量が小さくなるた
め、ホットエレクトロンの走行速度はさらに加速される
。こうして、ホットエレクトロンがベース層２からコレ
クタ層４へ走行するに要する時間が短縮される。

また、ベース層２から従来と比べて厚さが薄いコレクタ
バリア層６を通過して真正半導体層８に達したホットエ
レクトロンは、散乱等によってエネルギーを失ってもコ
レクタ層４に達するため、ベース−コレクタ間の印加電
圧が低い場合や逆バイアス状態である場合におけるホッ
トエレクトロンの輸送効率が高くなる。

［実施例］ 以下、本発明を図示する実施例に基づいて具体的に説明
する。

第２図（ａ＞は、本発明の一実施例による半導体装置の
断面を示す断面図、第２図（ｂ）は、第２図（ａ）に対
応する伝導帯底のエネルギー準位Ｖｃを示すバンドダイ
アダラムである。

本実施例による半導体装置は、第２図（ａ）に示される
ように、例えばｌ型ＧａＡｓからなる基板１０上に、ｎ
型ＧａＡｓからなるコレクタ層４．１型ＧａＡｓからな
る真正半導体層８、ｌ型ＡｊＧａＡｓからなるコレクタ
バリア層６、ｎ型ＧａＡｓからなるベース層２、ｌ型Ａ
ｊＧａＡｓからなるエミッタバリア層１２、およびｎ型
ＧａＡｓからなるエミツタ層１４が積層され、縦積多層
へテロ構造となっている。

このように、エミツタ層１４、ベース層２、コレクタ層
４、および真正半導体層８はそれぞれ例えばＧａＡｓか
らなっているのに対して、エミッタバリア層１２および
コレクタバリア層６ａは、それぞれＧａＡｓよりも電子
親和力が小さいＡＪ！ＧａＡｓからなっており、第２図
（ｂ）に示されるようなエネルギー障壁を形成している
。

そしてコレクタバリア層６の厚さは、従来のおよそ半分
の１０００人であり、また真正半導体層８の厚さも１０
００八となっており、真正半導体８の厚さの分だけコレ
クタバリア層６の厚さが従来よりも薄くなっている。

また、コレクタ層４、ベース層２、およびエミツタ層１
４上には、それぞれＡ　ｕ　／　Ｃｒからなるコレクタ
電極１６、ベース電極１８、およびエミッタ電極２０が
設けられている。

本実施例による半導体装置において、ベース層２とコレ
クタ層４との間に電圧が印加されると、コレクタバリア
層６と真正半導体層８との合計の厚さ２０００人は従来
のコレクタバリア層の厚さと同程度であるため、ベース
層２との境界近傍におけるコレクタバリア層６のバンド
は、従来と同様の様子を示す、従って、従来と同様のベ
ースコレクタ間の耐圧を確保することができる。

また、ベース層２とコレクタ層４との間を走行するホッ
トエレクトロンは、コレクタバリア層６を通過して真正
半導体層８に入ると、電子親和力が小さいｉ型ＡｊＧａ
Ａｓ層から電子親和力の大きいｌ型ＧａＡｓ層に移行す
るため、運動エネルギーが増加し、その走行速度が速く
なる。そしてまた、電子の有効質量はＡｌｌ　ＧａＡｓ
中よりＧａＡｓ中のほうが小さいため、その走行速度は
さらに加速される。

こうして、ベース層２とコレクタ層４との間のホットエ
レクトロンの走行時間を短縮することができ、従って半
導体装置の動作速度を高速化することができる。

さらにまた、ベース層２とコレクタ層４との間を走行す
るホットエレクトロンは、従来と比べて厚さが半分に薄
くなったコレクタバリア層６を通過して真正半導体７１
８に達しさえすれば、散乱等によってエネルギーを失っ
ても、コレクタ層４に達することができる。このなめベ
ース−コレクタ間の低バイアス状態または逆バイアス状
態において、ホットエレクトロンの輸送効率を高くする
ことができる。従って、半導体装！の電流増幅率を向上
させることができる。

なお、上記実施例においては、コレクタバリア層６の厚
さを１０００人、また真正半導体層８の厚さを１００Ｏ
Ａとしたが、例えばコレクタバリア層６の厚さを５００
人、また真正半導体層８の厚さを１５００人としてもよ
い、コレクタバリア層６の厚さを薄くすればするほど、
半導体装置の動作速度を高速化することができる。

そしてその限界は、コレクタバリア層６の厚さがあまり
薄くなり過ぎて、コレクタバリア層６の伝導帯底のエネ
ルギー準位Ｖｃの傾斜は従来と同程度であっても、ベー
ス層２との境界近傍におけるコレクタバリア層６のバン
ドの様子、いわゆる三角ポテンシャルの形状が従来と変
化して、ベース層２からコレクタバリア層６へ注入され
る電子の数が急激に増加する点であり、これ以上にコレ
クタバリア層６の厚さが薄くなると、ベース−コレクタ
間の耐圧が劣化する。

また、上記実施例においては、電子親和力が小さいバリ
ア層と電子親和力の大きい半導体層として、ＡｊＧａＡ
ｓとＧａＡｓとの組み合わせを用いたが、これに限らず
、ＩｎＡｊＡｓとＩ　ｎＧａＡｓ、Ｉ　ｎＧａＡｊ　Ａ
ｓとＩ　ｎＧａＡｓ、ＳｉとＧｅ、ＣｄＴｅとＨｇＣｄ
Ｔｅ等、はとんどすべての半導体へテロ接合を用いたバ
リア構造を有する半導体装置に適用可能である。

次に、第２図に示される半導体装置の製造方法を、第３
図を用いれて説明する。

ｌ型Ｇ　ａ　Ａ　ｓからなる基板１０上に、エピタキシ
ャル成長法を用いて、ｎ型ＧａＡｓからなるコレクタ１
４、ｉ型Ｇ　ａ　Ａ　ｓからなる厚さ１０００人の真正
半導体層８、ＧａＡｓよりも電子親和力が小さいｉ型Ａ
ｊＧａＡｓからなる厚さ１０００人のコレクタバリア層
６、ｎ型ＧａＡｓからなるベース層２．１型ＡｊＧａＡ
ｓからなるエミッタバリア層１２、およびｎ型ＧａＡｓ
からなるエミＺり層１４を順に積層し、縦積多層へテロ
構造を形成する（第３図（ａ）参照）。

次いで、エミツタ層１４上に所定パターンのマスク材２
２を形成し、このマスク材２２をマスクとしてエミツタ
層１４およびエミッタバリア層１２の選択的なエツチン
グを行ない、ベース層２を露出させる（第３図（ｂ）参
照）。

次いで、エミツタ層１４およびベース層２上に再び所定
パターンのマスク材２４を形成し、このマスク材２４を
マスクとしてベース層２、コレクタバリア層６、および
真正半導体層８の選択的なエツチングを行ない、コレク
タ層４を露出させる（第３図（ｃ）参照）。

次いで、コレクタ層４、ベース層２、およびエミツタ層
１４上に、それぞれＡ　ｕ　／　Ｃｒからなるコレクタ
電ｆ＃１１６、ベース電極１８、およびエミッタ電極２
０を形成する（第３図（ｄ）参照）。

このようにして、第２図に示す半導体装置を製造する。

［発明の効果］ 以上のように本発明によれば、ベース層とコレクタ層と
の間に挟まれているコレクタバリア層と真正半導体層と
の合計の厚さを従来のコレクタバリア層の厚さと同程度
とすることにより、従来と同様のベース−コレクタ間の
耐圧を確保することができる。

そして、コレクタバリア層が従来よりも薄くなっている
分だけコレクタバリア層より電子親和力の大きい真正半
導体層が設けられていることにより、ベース−コレクタ
間を走行するホットエレクトロンの走行速度が速くなっ
て走行時間を短縮することができ、従って半導体装置の
動作速度を高速化することができる。

また、ベース−コレクタ間の低バイアス状態または逆バ
イアス状態においてホットエレクトロンの輸送効率を高
くすることができ、従って半導体装置の電流増幅率を向
上させることができる。

【図面の簡単な説明】

第１図は、本発明の原理説明図、 第２図は、本発明の一実施例による半導体装置を示す図
、 第３図は、第２図の半導体装置の製造方法を示す工程図
、 第４図は、従来の半導体装置を説明するための図である
。 図において、 ２・・・・・・ベース層、 ４・・・・・・コレクタ層、 ６．６ａ・・・・・・コレクタバリア層、８・・・・・
・真正半導体層、 １０・・・・・・基板、 １２・・・・・・エミッタバリア層、 １４・・・・・・エミツタ層、 １６・・・・・・コレクタを極、 １８・・・・・・ベース電極、 ２０・・・・・・エミッタ電極、 ２２．２４・・・・・・マスク材。 コレクタ層 真正半導体層 本発明の原理説明図 第１図

Claims (1)

【特許請求の範囲】
1. 第１および第２の半導体層（２）、（４）の間にバリア
   層（６）を有する半導体装置において、前記バリア層（
   ６）と前記第２の半導体層（４）との間に、前記バリア
   層（６）よりも電子親和力の大きい真正半導体層（８）
   が設けられていることを特徴とする半導体装置。