JPH02203405A - 磁気ヘッドドライブ装置 - Google Patents
磁気ヘッドドライブ装置Info
- Publication number
- JPH02203405A JPH02203405A JP2451389A JP2451389A JPH02203405A JP H02203405 A JPH02203405 A JP H02203405A JP 2451389 A JP2451389 A JP 2451389A JP 2451389 A JP2451389 A JP 2451389A JP H02203405 A JPH02203405 A JP H02203405A
- Authority
- JP
- Japan
- Prior art keywords
- output
- point
- input data
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、磁気ヘッドドライブ装置、特に磁気ヘッド
のオープン時の如き記録時の異常を正確に検出可能な磁
気ヘッドドライブ装置に関する。
のオープン時の如き記録時の異常を正確に検出可能な磁
気ヘッドドライブ装置に関する。
この発明は、夫々のコレクタがヘッドコイルの両端に接
続されると共に、夫々のベースに入力データが供給され
る一対のトランジスタより成る差動増幅器と、この差動
増幅器の出力信号を基準値と比較する比較手段と、この
比較手段の出力信号を入力データに同期してラッチした
後比較する検出手段とを具備するように構成することに
より、磁気ヘッドのオーブン時の如き記録時の異常の検
出の誤動作を防止するようにしたものである。
続されると共に、夫々のベースに入力データが供給され
る一対のトランジスタより成る差動増幅器と、この差動
増幅器の出力信号を基準値と比較する比較手段と、この
比較手段の出力信号を入力データに同期してラッチした
後比較する検出手段とを具備するように構成することに
より、磁気ヘッドのオーブン時の如き記録時の異常の検
出の誤動作を防止するようにしたものである。
一般にハードディスクドライブ装置やフロッピディスク
ドライブ装置では、飽和ディジタル記録を行い、前のデ
ータの上に新しいデータを重ね書きすることにより、消
去、記録を行うようになっている。
ドライブ装置では、飽和ディジタル記録を行い、前のデ
ータの上に新しいデータを重ね書きすることにより、消
去、記録を行うようになっている。
このようなディスクドライブ装置において、記録時にも
し磁気ヘッドの出力端子の片側がオープンすると、もう
一方の磁気ヘッドの出力端子に直流電流が流れ続け、新
しいデータが書けないばかりか、前のデータも消去して
しまう不都合がある。
し磁気ヘッドの出力端子の片側がオープンすると、もう
一方の磁気ヘッドの出力端子に直流電流が流れ続け、新
しいデータが書けないばかりか、前のデータも消去して
しまう不都合がある。
このような不都合を回避するため、例えばハ−ドディス
クドライブ装置のリード/ライトアンプには、磁気ヘッ
ドの出力端子がオーブンした場合に、異常記録の状態で
あることを検出し、ホストコンピュータ側に知らせる°
回路が設けられている。
クドライブ装置のリード/ライトアンプには、磁気ヘッ
ドの出力端子がオーブンした場合に、異常記録の状態で
あることを検出し、ホストコンピュータ側に知らせる°
回路が設けられている。
第4図はその一例を示すもので、(1)はライトデータ
が入力される入力端子であって、この入力端子(1)か
らの入力データはT型フリップフロップ回路(2)でA
分周され、駆動回路(3)に供給される。(4)。
が入力される入力端子であって、この入力端子(1)か
らの入力データはT型フリップフロップ回路(2)でA
分周され、駆動回路(3)に供給される。(4)。
(5)は駆動回路(3)からの出力信号により駆動され
る一対のトランジスタであって、差動増幅器を構成する
。トランジスタ(4)、 (5)の各エミッタは共通接
続された後電流■1の電流源(6)を介して接地される
。トランジスタ(4)、 (5)の各コレクタはヘッド
出力端子(7)に接続される。このヘッド出力端子(7
)には抵抗値R+を有するダンピング用抵抗器(8)及
びインダクタンスし、を有するヘッドコイル(9)が接
続される。コイル(9)の中間よりセンタタップ出力端
子(lO)が取り出され、これに電圧V+の直流電源(
11)が接続される。
る一対のトランジスタであって、差動増幅器を構成する
。トランジスタ(4)、 (5)の各エミッタは共通接
続された後電流■1の電流源(6)を介して接地される
。トランジスタ(4)、 (5)の各コレクタはヘッド
出力端子(7)に接続される。このヘッド出力端子(7
)には抵抗値R+を有するダンピング用抵抗器(8)及
びインダクタンスし、を有するヘッドコイル(9)が接
続される。コイル(9)の中間よりセンタタップ出力端
子(lO)が取り出され、これに電圧V+の直流電源(
11)が接続される。
トランジスタ(4)、 (5)の各コレクタはダイオー
ド(12) 、 (13)を夫々介して比較器(14)
、 (15)の非反転入力端子に接続され、比較器(
4)、(5)の反転入力端子には電圧V!の基準電源と
しての直流電源(16)が接続される。ダイオード(1
3)のカソードとアース間には容量C8のコンデンサ(
17)と電流りの電流源(18)が並列接続され、ダイ
オード(12)のカソードとアース間には容量C2のコ
ンデンサ(19)と電流I、の電流源(20)が並列接
続される。
ド(12) 、 (13)を夫々介して比較器(14)
、 (15)の非反転入力端子に接続され、比較器(
4)、(5)の反転入力端子には電圧V!の基準電源と
しての直流電源(16)が接続される。ダイオード(1
3)のカソードとアース間には容量C8のコンデンサ(
17)と電流りの電流源(18)が並列接続され、ダイ
オード(12)のカソードとアース間には容量C2のコ
ンデンサ(19)と電流I、の電流源(20)が並列接
続される。
比較器(14)、 (15)の各出力端子はナンド回路
(21)の各入力端に接続され、ナンド回路(21)の
出力端か検出出力が得られる出力端子(22)に接続さ
れる。
(21)の各入力端に接続され、ナンド回路(21)の
出力端か検出出力が得られる出力端子(22)に接続さ
れる。
次に第4図の回路動作を第5図の各部の電圧波形を参照
し乍ら説明する。なお、第5図において、■、はトラン
ジスタ(5)が飽和したときのコレクタ電位である。た
だし、a点、b点の電位はDCをV、さげて描いである
。
し乍ら説明する。なお、第5図において、■、はトラン
ジスタ(5)が飽和したときのコレクタ電位である。た
だし、a点、b点の電位はDCをV、さげて描いである
。
先ず正常時の動作を第5図Aを参照して説明する。駆動
回路(3)からの出力信号により差動増幅器を構成する
トランジスタ(4)、 (5)が駆動され、トランジス
タ(5)がオンしてb点の電位が下がり、トランジスタ
(4)がオフしてa点の電位が上がり、第5図Aに実線
で示すようなフライバックパルスが発生される。また、
次の周期でトランジスタ(5)がオフしてb点の電位が
上がり、トランジスタ(4)がオフしてa点の電位が下
がり、第5囚人に破線で示すようなフライバックパルス
が発生される。
回路(3)からの出力信号により差動増幅器を構成する
トランジスタ(4)、 (5)が駆動され、トランジス
タ(5)がオンしてb点の電位が下がり、トランジスタ
(4)がオフしてa点の電位が上がり、第5図Aに実線
で示すようなフライバックパルスが発生される。また、
次の周期でトランジスタ(5)がオフしてb点の電位が
上がり、トランジスタ(4)がオフしてa点の電位が下
がり、第5囚人に破線で示すようなフライバックパルス
が発生される。
このように発生されたフライバックパルスはダイオード
(13)で正ピーク検波され、C点では第5図Aに示す
ような検波電圧が得られる。この検波電圧は■ア/C+
−Is/Cgの傾きを有する。この検波電圧は比較器(
15)に供給され、直流電源(16)の基準電圧vtと
比較される。この場合検波電圧が基準電圧v2より大き
いので比較器(15)の出力側には正の電圧すなわちハ
イレベル(H)の出力が得られる。
(13)で正ピーク検波され、C点では第5図Aに示す
ような検波電圧が得られる。この検波電圧は■ア/C+
−Is/Cgの傾きを有する。この検波電圧は比較器(
15)に供給され、直流電源(16)の基準電圧vtと
比較される。この場合検波電圧が基準電圧v2より大き
いので比較器(15)の出力側には正の電圧すなわちハ
イレベル(H)の出力が得られる。
また、図示せずもd点にもC点と同様の検波電圧が得ら
れ、この検波電圧が比較器(14)に供給され、直流電
源(16)の基準電圧■8と比較される。
れ、この検波電圧が比較器(14)に供給され、直流電
源(16)の基準電圧■8と比較される。
この場合も検波電圧が基準電圧■2より大きいので比較
器(14)の出力側には負の電圧すなわちローレベル(
L)の出力が得られる。
器(14)の出力側には負の電圧すなわちローレベル(
L)の出力が得られる。
比較器(15)、 (14)の各出力はナンド回路(2
1)に供給され、その出力側にはローレベルの出力が得
られる。つまり、正常な記録状態においては、ダイオー
ド(13)、 (12)の検波電圧は基準電圧Vtを越
えるため、出力端子(22)の検出出力はローレベルと
なる。
1)に供給され、その出力側にはローレベルの出力が得
られる。つまり、正常な記録状態においては、ダイオー
ド(13)、 (12)の検波電圧は基準電圧Vtを越
えるため、出力端子(22)の検出出力はローレベルと
なる。
次に、ヘッドオーブン時の動作を第5図B及びCを参照
して説明する。いま、e点とb点の間が断線した場合を
考える。駆動回路(3)からの出力信号によりトランジ
スタ(5)がオン、トランジスタ(4)がオフすると電
流I、は抵抗器(8)に全て流れ、b点の電位が下がる
。この時す点の電位はトランジスタ(5)が飽和するコ
レクタ電位■、となる。トランジスタ(5)がオフし、
トランジスタ(4)がオンすると、b点の電位が下がり
、やがてb点の電位はa点の電位と等しくなる。そして
、a点の電位はトランジスタ(4)のコレクタ側の負荷
がLのみのため、第5図Bの如く、直流電H(11)の
電圧VIを中心にリンギング波形となる。
して説明する。いま、e点とb点の間が断線した場合を
考える。駆動回路(3)からの出力信号によりトランジ
スタ(5)がオン、トランジスタ(4)がオフすると電
流I、は抵抗器(8)に全て流れ、b点の電位が下がる
。この時す点の電位はトランジスタ(5)が飽和するコ
レクタ電位■、となる。トランジスタ(5)がオフし、
トランジスタ(4)がオンすると、b点の電位が下がり
、やがてb点の電位はa点の電位と等しくなる。そして
、a点の電位はトランジスタ(4)のコレクタ側の負荷
がLのみのため、第5図Bの如く、直流電H(11)の
電圧VIを中心にリンギング波形となる。
ここでa点に現われる電圧波形すなわちダイオード(1
2)でピーク検波したd点の検波電圧は基準電圧Vtを
大きく越える。従って異常を検出するにはb点に現われ
るリンギング波形電圧すなわちダイオード(13)でピ
ーク検波した0点の検波電圧が電圧Vイ(基準電圧■2
とV、−V、の差)を越えないことが必要である。そう
すれば、比較器(15)の出力が負の電圧となり、ナン
ド回路(21)の出力がハイレベルとなるので、出力端
子(22)にはヘッドオーブン状態を表わすハイレベル
の検出出力が得られる筈である。
2)でピーク検波したd点の検波電圧は基準電圧Vtを
大きく越える。従って異常を検出するにはb点に現われ
るリンギング波形電圧すなわちダイオード(13)でピ
ーク検波した0点の検波電圧が電圧Vイ(基準電圧■2
とV、−V、の差)を越えないことが必要である。そう
すれば、比較器(15)の出力が負の電圧となり、ナン
ド回路(21)の出力がハイレベルとなるので、出力端
子(22)にはヘッドオーブン状態を表わすハイレベル
の検出出力が得られる筈である。
なお、リード/ライトヘッドを有するヘッドアンプが特
開昭62−76012号公報に記載されている。
開昭62−76012号公報に記載されている。
ところが、第4図の如き構成の従来回路の場合、b点に
現われる電圧すなわち0点における検波電圧が、記録電
流I、の値、トランジスタ(4)、 (5)のスイッチ
ング周波数(記録周波数)やダンピング用抵抗器(8)
及びヘッドコイル(9)の値によって、第5図Cの如く
電圧■4すなわち基準電圧■2を越えてしまうことがあ
る。すると、比較器(15)の出力は比較器(14)の
出力と共にハイレベルになるので、ナンド回路(21)
の出力がローレベルとなり、ヘッドオーブン状態にも拘
らず、正常な記録状態を表わす検出出力が出力されて誤
動作を生じることになる。なお、電圧v、4は余り大き
くとることは出来ない、それは電流I、の設定値や抵抗
Rl +インダクタンスし、の値によって正常時にフラ
イバックパルスが小さくなってしまうからである。
現われる電圧すなわち0点における検波電圧が、記録電
流I、の値、トランジスタ(4)、 (5)のスイッチ
ング周波数(記録周波数)やダンピング用抵抗器(8)
及びヘッドコイル(9)の値によって、第5図Cの如く
電圧■4すなわち基準電圧■2を越えてしまうことがあ
る。すると、比較器(15)の出力は比較器(14)の
出力と共にハイレベルになるので、ナンド回路(21)
の出力がローレベルとなり、ヘッドオーブン状態にも拘
らず、正常な記録状態を表わす検出出力が出力されて誤
動作を生じることになる。なお、電圧v、4は余り大き
くとることは出来ない、それは電流I、の設定値や抵抗
Rl +インダクタンスし、の値によって正常時にフラ
イバックパルスが小さくなってしまうからである。
この発明は斯る点に鑑みてなされたもので、上述のヘッ
ドオーブン時の如き記録時の異常の検出の誤動作を防止
することができる磁気ヘッドドライブ装置を提供するも
のである。
ドオーブン時の如き記録時の異常の検出の誤動作を防止
することができる磁気ヘッドドライブ装置を提供するも
のである。
この発明による磁気ヘッドドライブ装置は、夫々のコレ
クタがヘッドコイル(9)の両端に接続されると共に、
夫々のベースに入力データが供給される一対のトランジ
スタ(4,5)より成る差動増幅器と、この差動増幅器
の出力信号を基準値v2と比較する比較手段(12〜1
5.27)と、この比較手段の出力信号を入力データに
同期してラッチした後比較する検出手段(28,29,
21)とを具備するように構成している。
クタがヘッドコイル(9)の両端に接続されると共に、
夫々のベースに入力データが供給される一対のトランジ
スタ(4,5)より成る差動増幅器と、この差動増幅器
の出力信号を基準値v2と比較する比較手段(12〜1
5.27)と、この比較手段の出力信号を入力データに
同期してラッチした後比較する検出手段(28,29,
21)とを具備するように構成している。
比較手段(12〜15.27)において、入力データが
供給される差動増幅器の出力信号を基準値■2と比較す
る。差動増幅器の出力信号が基準値v2より大きければ
例えば正(ハイレベル)の出力、小さければ例えば負(
ローレベル)の出力を発生するようにする。そして、検
出手段(28〜29.21)において、比較手段の出力
信号を入力データに同期してラッチした後比較する。つ
まり、ラッチした2つの値がいずれも例えばハイレベル
であればローレベルを出力して記録状態は正常であるこ
とを表わし、ラッチした2つの値がいずれも例えばハイ
レベルでなければハイレベルの値を出力して記録状態は
異常である。すなわちヘッドオーブン状態であることを
表わす。これにより、ヘッドオーブン時の如き記録時の
異常の検出の誤動作を防止することができる。
供給される差動増幅器の出力信号を基準値■2と比較す
る。差動増幅器の出力信号が基準値v2より大きければ
例えば正(ハイレベル)の出力、小さければ例えば負(
ローレベル)の出力を発生するようにする。そして、検
出手段(28〜29.21)において、比較手段の出力
信号を入力データに同期してラッチした後比較する。つ
まり、ラッチした2つの値がいずれも例えばハイレベル
であればローレベルを出力して記録状態は正常であるこ
とを表わし、ラッチした2つの値がいずれも例えばハイ
レベルでなければハイレベルの値を出力して記録状態は
異常である。すなわちヘッドオーブン状態であることを
表わす。これにより、ヘッドオーブン時の如き記録時の
異常の検出の誤動作を防止することができる。
以下、この発明の一実施例を第1図〜第3図に基づいて
詳しく説明する。
詳しく説明する。
第1図は本実施例の回路構成を示すもので、同図におい
て、第4図と対応する部分には同一符号を付し、その詳
細説明は省略する。
て、第4図と対応する部分には同一符号を付し、その詳
細説明は省略する。
本実施例ではダイオード(12)、 (13)のカソー
ド側を夫々トランジスタ(4)、 (5)のコレクタに
接続し、そのアノード側を比較器(14)、 (15)
の非反転入力端子に接続する。また、トランジスタ(2
3) 、 (24)を設け、その各コレクタを接地し、
その各ベースを直流電源(16)に接続し、その各エミ
ッタを夫々比較器(14) 、 (15)の各非反転入
力端子に接続する。
ド側を夫々トランジスタ(4)、 (5)のコレクタに
接続し、そのアノード側を比較器(14)、 (15)
の非反転入力端子に接続する。また、トランジスタ(2
3) 、 (24)を設け、その各コレクタを接地し、
その各ベースを直流電源(16)に接続し、その各エミ
ッタを夫々比較器(14) 、 (15)の各非反転入
力端子に接続する。
また、比較器(14)、 (15)の各非反転入力端子
を夫々電流I4の電流源(25)、電流■、の電流源(
26)を介して正の電源端子+VCCに接続する。
を夫々電流I4の電流源(25)、電流■、の電流源(
26)を介して正の電源端子+VCCに接続する。
また、アンド回路(27)、ラッチ用のD型フリップフ
ロップ回路(28)、 (29)を設け、比較器(14
) 。
ロップ回路(28)、 (29)を設け、比較器(14
) 。
(15)の各出力端子を夫々アンド回路(27)の各入
力端に接続し、アンド回路(27)の出力端をフリップ
フロップ回路(28)及び(29)の各入力端子りに接
続する。そして、フリップフロップ回路(28)及び(
29)の各クロック端子CKを夫々フリップフロップ回
路(2)の出力端子Q及び反転出力端チエに接続し、フ
リップフロップ回路(28)及び(29)の各出力端子
Qを夫々アンド回路(21)の各入力端に接続する。そ
の他の構成は第4図の場合と同様である。
力端に接続し、アンド回路(27)の出力端をフリップ
フロップ回路(28)及び(29)の各入力端子りに接
続する。そして、フリップフロップ回路(28)及び(
29)の各クロック端子CKを夫々フリップフロップ回
路(2)の出力端子Q及び反転出力端チエに接続し、フ
リップフロップ回路(28)及び(29)の各出力端子
Qを夫々アンド回路(21)の各入力端に接続する。そ
の他の構成は第4図の場合と同様である。
次に第1図の回路動作を第2図及び第3図を参照し乍ら
説明する。
説明する。
先ず正常時の動作を第2図を参照して説明する。
なお、第2図ではa点、b点の電位はDCをV。
上げて描いている。いま、入力端子(1)よりライトデ
ータとしての第2図Bに示すような入力信号S。
ータとしての第2図Bに示すような入力信号S。
がフリップフロップ回路(2)に供給されると、その出
力端子Qには第2図Cに示すような2分周された信号S
tが出力される。この信号S8はその反転信号−$−2
と共に駆動回路(3)に供給される。駆動回路(3)か
らの出力信号により差動増幅器を構成すくトランジスタ
(4)、 (5)が交互に駆動されると、a点には第2
図Aに実線で示すようなフライバックパルスが得られ、
b点には破線で示すようなフライバックパルスが得られ
る。第2図において、t4は信号SI (ライトデータ
)の立下り(トリガエツジ)からフライバックパルスが
発生するまでの遅延時間である。本実施例ではこの時間
t4が存在することに着目している。
力端子Qには第2図Cに示すような2分周された信号S
tが出力される。この信号S8はその反転信号−$−2
と共に駆動回路(3)に供給される。駆動回路(3)か
らの出力信号により差動増幅器を構成すくトランジスタ
(4)、 (5)が交互に駆動されると、a点には第2
図Aに実線で示すようなフライバックパルスが得られ、
b点には破線で示すようなフライバックパルスが得られ
る。第2図において、t4は信号SI (ライトデータ
)の立下り(トリガエツジ)からフライバックパルスが
発生するまでの遅延時間である。本実施例ではこの時間
t4が存在することに着目している。
また、d点の電位は通常V、+V、zの電位にあり、a
点がV!以下になるとダイオード(12)がオンしてそ
の電位が低下し、第2図Aに示すような特性となる。勿
論図示せずも0点の電位の変化も同様である。
点がV!以下になるとダイオード(12)がオンしてそ
の電位が低下し、第2図Aに示すような特性となる。勿
論図示せずも0点の電位の変化も同様である。
0点及びd点に得られた電位は比較器(15) 、 (
14)に供給されて基準電圧■8と比較され、この結果
比較器(15)、 (14)の出力側には夫々第2図り
及び已に示すような信号S3.S4が得られる。これ等
の信号S3.S4はアンド回路(27)で論理処理され
、その出力側に第2図Fに示すような信号S、が得られ
る。
14)に供給されて基準電圧■8と比較され、この結果
比較器(15)、 (14)の出力側には夫々第2図り
及び已に示すような信号S3.S4が得られる。これ等
の信号S3.S4はアンド回路(27)で論理処理され
、その出力側に第2図Fに示すような信号S、が得られ
る。
信号Ssはフリップフロップ回路(28)及び(29)
の入力端子りに供給される。フリップフロップ回路(2
日)では信号S5がフリップフロップ回路(2)かから
そのクロック端子GKに供給される信号S2の立上りで
ラッチされ、この結果その出力側には第2図Gに示すよ
うなハイレベルの信号S、が得られる。また、フリップ
フロップ回路(29)では信号S5がフリップフロップ
回路(2)からそのクロック端子CKに供給される反転
信号−≦−2の立上り(信号Szの立下り)でラッチさ
れ、この結果その出力側には第2図Hに示すようなハイ
レベルの信号S、が得られる。
の入力端子りに供給される。フリップフロップ回路(2
日)では信号S5がフリップフロップ回路(2)かから
そのクロック端子GKに供給される信号S2の立上りで
ラッチされ、この結果その出力側には第2図Gに示すよ
うなハイレベルの信号S、が得られる。また、フリップ
フロップ回路(29)では信号S5がフリップフロップ
回路(2)からそのクロック端子CKに供給される反転
信号−≦−2の立上り(信号Szの立下り)でラッチさ
れ、この結果その出力側には第2図Hに示すようなハイ
レベルの信号S、が得られる。
これ等の信号S&、S?はナンド回路(21)に供給さ
れて論理処理され、この結果その出力側には第2図1に
示すようなローレベルの信号S、が得られる。このロー
レベルの信号S、が検出出力として出力端子(22)に
導出され、これにより記録状態は正常であることが判別
される。
れて論理処理され、この結果その出力側には第2図1に
示すようなローレベルの信号S、が得られる。このロー
レベルの信号S、が検出出力として出力端子(22)に
導出され、これにより記録状態は正常であることが判別
される。
次にヘッドオーブン時の動作を第3図を参照して説明す
る。なお、第3図ではa点、b点の電位はDCをvf上
げて描いている。また■zはトランジスタ(5)が飽和
したときのコレクタ電位である。
る。なお、第3図ではa点、b点の電位はDCをvf上
げて描いている。また■zはトランジスタ(5)が飽和
したときのコレクタ電位である。
いま、上述同様e点とb点の間が断線した場合を考える
。
。
入力端子(1)よりライトデータとしての第3図Cに示
すような入力信号S、がフリップフロップ回路(2)に
供給されると、その出力端子には第3図Cにようなη分
周された信号S2が出力される。この信号S2はその反
転信号S2と共に駆動回路(3)に供給される。駆動回
路(3)からの出力信号によりトランジスタ(5)がオ
ン、トランジスタ(4)がオフすると電流11は抵抗器
(8)に全て流れ、b点の電位が下がる。この時す点の
電位はトランジスタ(5)が飽和するコレクタ電位vL
となる。トランジスタ(5)がオンしている間はずっと
b点の電位は下がったままである。
すような入力信号S、がフリップフロップ回路(2)に
供給されると、その出力端子には第3図Cにようなη分
周された信号S2が出力される。この信号S2はその反
転信号S2と共に駆動回路(3)に供給される。駆動回
路(3)からの出力信号によりトランジスタ(5)がオ
ン、トランジスタ(4)がオフすると電流11は抵抗器
(8)に全て流れ、b点の電位が下がる。この時す点の
電位はトランジスタ(5)が飽和するコレクタ電位vL
となる。トランジスタ(5)がオンしている間はずっと
b点の電位は下がったままである。
次にトランジスタ(5)がオフし、トランジスタ(4)
がオンするとb点の電位が上がり、やがてb点の電位は
a点の電位と等しくなる。そして、a点の電位はトラン
ジスタ(4)のコレクタ側の負荷がLのみのため、第3
図Aの如く、直流電流(11)の電圧■、を中心にリン
ギング波形となる。
がオンするとb点の電位が上がり、やがてb点の電位は
a点の電位と等しくなる。そして、a点の電位はトラン
ジスタ(4)のコレクタ側の負荷がLのみのため、第3
図Aの如く、直流電流(11)の電圧■、を中心にリン
ギング波形となる。
ここでa点に現われる電圧波形すなわちダイオード(1
2)でピーク検波したd点の検波電圧は基準電圧v2を
太き(越える。従って、比較器(14)の出力側には第
3図Fに示すような信号S、が得られる。
2)でピーク検波したd点の検波電圧は基準電圧v2を
太き(越える。従って、比較器(14)の出力側には第
3図Fに示すような信号S、が得られる。
また、C点の電位はb点の電位が基準電圧vtより大き
いときはダイオード(13)がオフし、トランジスタ(
5)もオフしているので、V、+V、!にクランプされ
る。一方す点の電位が基準電圧Vtより小さいときはダ
イオード(13)がオンし、C点の電位はb点の電位+
Vflとなる。このときトランジスタ(24)がオフし
、電流源(26)からの電流I。
いときはダイオード(13)がオフし、トランジスタ(
5)もオフしているので、V、+V、!にクランプされ
る。一方す点の電位が基準電圧Vtより小さいときはダ
イオード(13)がオンし、C点の電位はb点の電位+
Vflとなる。このときトランジスタ(24)がオフし
、電流源(26)からの電流I。
はダイオード(13)及びトランジスタ(5)を介して
流れるようになる。この結果C点の電位は第3図Bに示
すような特性となる。
流れるようになる。この結果C点の電位は第3図Bに示
すような特性となる。
このようにしてC点に得られた電圧は基準電圧v2と比
較され、この結果比較器(5)の出力側には第3図已に
示すような信号S3が得られる。
較され、この結果比較器(5)の出力側には第3図已に
示すような信号S3が得られる。
信号S、、S、はアンド回路(27)に供給され、その
出力側に第3図Gに示すような信号S、が得られる。こ
の信号S、は上述の如くフリップフロップ回路(28)
及び(29)に供給され、夫々フリップフロップ回路(
2)からの信号St及びS2によりラッチされる。この
結果フリップフロップ回路(28)及び(29)の出力
側には夫々第3図H及び■に示すようなローレベルの信
号S6とハイレベルの信号S。
出力側に第3図Gに示すような信号S、が得られる。こ
の信号S、は上述の如くフリップフロップ回路(28)
及び(29)に供給され、夫々フリップフロップ回路(
2)からの信号St及びS2によりラッチされる。この
結果フリップフロップ回路(28)及び(29)の出力
側には夫々第3図H及び■に示すようなローレベルの信
号S6とハイレベルの信号S。
が得られる。
これ等の信号S6.S?はナンド回路(21)に供給さ
れて論理処理され、この結果その出力側には第3図Jに
示すようなハイレベルの信号S、が得られる。このハイ
レベルの信号S、が検出出力として出力端子(22)に
導出され、これにより記録状態は異常、つまりヘッドオ
ーブン状態であることが判別される。
れて論理処理され、この結果その出力側には第3図Jに
示すようなハイレベルの信号S、が得られる。このハイ
レベルの信号S、が検出出力として出力端子(22)に
導出され、これにより記録状態は異常、つまりヘッドオ
ーブン状態であることが判別される。
このように従来ヘッド電圧波形のリンギング部によりヘ
ッドオーブンの検出時の誤動作を生じていたが、本実施
例ではヘッド電圧波形のリンギング部の波形を利用せず
、ヘッド電圧波形つまりフライバックパルスの負電圧を
検出して比較するようにしたので、ヘッドオーブン検出
時の誤動作を防止できる。
ッドオーブンの検出時の誤動作を生じていたが、本実施
例ではヘッド電圧波形のリンギング部の波形を利用せず
、ヘッド電圧波形つまりフライバックパルスの負電圧を
検出して比較するようにしたので、ヘッドオーブン検出
時の誤動作を防止できる。
なお、上述の実施例ではヘッドオーブン時の例であるが
、略々同様の症状を呈する記録時の異常であれば、同様
に適用できる。
、略々同様の症状を呈する記録時の異常であれば、同様
に適用できる。
第2図及び第3図は第1図の動作説明に供するための図
、第4図は従来回路の一例を示す回路構成図、第5図は
第4図の動作説明に供するための図である。
、第4図は従来回路の一例を示す回路構成図、第5図は
第4図の動作説明に供するための図である。
(2)はT型フリップフロップ回路、(3)は駆動回路
、(4)、 (5)はトランジスタ、(9)はヘッドコ
イル、(12)。
、(4)、 (5)はトランジスタ、(9)はヘッドコ
イル、(12)。
(13)はダイオード、(14)、 (15)は比較器
、(27)はアンド回路、(28)、 (29)はD型
フリップフロップ回路、(21)はナンド回路である。
、(27)はアンド回路、(28)、 (29)はD型
フリップフロップ回路、(21)はナンド回路である。
上述の如くこの発明によれば、入力データが供給される
一対のトランジスタから成る差動増幅器の出力信号を基
準値と比較し、その比較出力を入力データに同期してラ
ッチした後比較するようにしたので、例えばヘッドオー
ブン時の如き記録時の異常の検出を行う際の誤動作を防
止することができる。
一対のトランジスタから成る差動増幅器の出力信号を基
準値と比較し、その比較出力を入力データに同期してラ
ッチした後比較するようにしたので、例えばヘッドオー
ブン時の如き記録時の異常の検出を行う際の誤動作を防
止することができる。
Claims (1)
- 【特許請求の範囲】 夫々のコレクタがヘッドコイルの両端に接続されると共
に、夫々のベースに入力データが供給される一対のトラ
ンジスタより成る差動増幅器と、該差動増幅器の出力信
号を基準値と比較する比較手段と、 該比較手段の出力信号を上記入力データに同期してラッ
チした後比較する検出手段と を具備して成る磁気ヘッドドライブ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2451389A JP2626023B2 (ja) | 1989-02-02 | 1989-02-02 | 磁気ヘッドドライブ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2451389A JP2626023B2 (ja) | 1989-02-02 | 1989-02-02 | 磁気ヘッドドライブ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02203405A true JPH02203405A (ja) | 1990-08-13 |
| JP2626023B2 JP2626023B2 (ja) | 1997-07-02 |
Family
ID=12140253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2451389A Expired - Fee Related JP2626023B2 (ja) | 1989-02-02 | 1989-02-02 | 磁気ヘッドドライブ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626023B2 (ja) |
-
1989
- 1989-02-02 JP JP2451389A patent/JP2626023B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2626023B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| US5457391A (en) | Load short-circuit detection using AWH-bridge driving circuit and an exclusive-OR gate | |
| JPH11134623A (ja) | ヘッドショート検出回路 | |
| JP2626023B2 (ja) | 磁気ヘッドドライブ装置 | |
| JP2002245603A (ja) | 磁気記録装置 | |
| JPH0572646B2 (ja) | ||
| JPS63119116A (ja) | 入力回路 | |
| JP3150013B2 (ja) | 負荷オープン検出回路 | |
| JPH03178009A (ja) | 異常検出回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPH05325143A (ja) | ヘッドオープン検出回路 | |
| JP2909246B2 (ja) | 磁気ヘッド駆動回路 | |
| JP2806658B2 (ja) | 電池低電圧検出回路 | |
| JPS6312582Y2 (ja) | ||
| KR900003445Y1 (ko) | 데이타신호 기록제어회로 | |
| JPS63172582A (ja) | ドロツプアウト検出装置 | |
| JPS61178779A (ja) | 半導体集積回路 | |
| JPS59178606A (ja) | 磁気記録装置の書き込み回路 | |
| JPS6025319A (ja) | レベルコンパレ−タ | |
| JPS61296508A (ja) | デイジタル磁気回路のヘツド開放検出回路 | |
| JPS61204810A (ja) | 書き込み電流異常検出回路 | |
| JPH0918301A (ja) | 波形整形回路 | |
| JPS61243905A (ja) | 磁気デイスク装置の書込み回路 | |
| JPH03206514A (ja) | パワー・オン・クリア回路 | |
| JPH0340201A (ja) | 記録異常検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |