JPH02203535A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、バイポーラ半導体装置の製造方法に関するも
ので、特にバイポーラ素子の活性領域の側壁に、これに
接する例えば多結晶シリコン膜等の半導体材料膜を設け
、この膜を前記バイポーラ素子の取出し電極及び活性領
域の不純物拡散源として用いる構造のバイポーラ素子を
含む半導体装置の製造方法に使用されるものである。

（従来の技術） 近年バイポーラ集積回路において、高速化及び高集積化
のために、多結晶シリコン膜をバイポーラトランジスタ
のベース取出しｔｉに用いる方法が実施されている。　
その中で、５ＩＣＯ３（Ｓｉｄｅ　ｗａｌｌ　Ｂａ５ｅ
　　Ｃｏｎｔａｃｔ　５ｔｒｕｃｔｕｒｅ）と呼ばれる
構造のトランジスタが開発されている。　このトランジ
スタの外部ベース（高濃度ベース取出し領域とも呼ばれ
る）は、側壁に設けられた多結晶シリコン膜からの不純
物拡散により形成される。

以下５ｒｃｏｓ構造のＮＰＮトランジスタの従来の製造
方法について、第７図ないし第１０図を参照して説明す
る。

第７図に示すように、先ずＮ″１１埋込域２を形成した
Ｐ型シリコン基板１に、Ｎ型エピタキシャル層３を形成
した後、酸化１１Ｑ４、窒化Ｍ５、酸化１１６をこの順
に連続的に形成する。　次に不活性領域となる予定部分
のこれら積層膜及び、Ｎ型エピタキシャル層３を選択的
にエツチングして収り除く。

次に第８図に示すように、酸化ｒＩＩＡ７を形成し、更
に窒化膜８を堆積する。　次に平坦部のこの窒化膜のみ
を除去し、残った窒化膜をマスクに、選択的に酸化を行
ない、厚い酸化［９を形成する。

次に第９図に示すように、側壁の窒化１ｇ１８と酸化Ｗ
Ａ７を除去した後、ノンドープの多結晶シリコンＭ１０
を堆積する。

次に第１０図に示すように多結晶シリコン膜１０を平坦
化し、外部ベース側壁に接する多結晶シリコンＨ１０の
みを残す、　次にイオン注入により、ベース領域１２、
エミッタ領域１３及びコレクタ取出し領域１４をそれぞ
れ形成すると共に、多結晶シリコン層１０からの不純物
拡散によりＰ４外部ベース１１を形成する。　次に酸化
膜１５を形成した後、コンタクトホールを開口し、電極
１６を形成する。

第１０図に示すＳ　ＩＣＯ３構造のバイポーラトランジ
スタは、トランジスタ動作に必要な活性領域を、凸型に
形成された単結晶基板の突起部に形成し、多結晶シリコ
ン膜を活性ベース領域のＩＰＩ壁に設けたものである。

　この構造により、素子分離領域及びベース等の活性領
域を自己整合技術により形成することができ、高速化及
び高集積化されたバイポーラ半導体装置が得られる。

しかしながら従来の製造方法では、製造工程が非常に複
雑であり、又エツチングの終点制御が非常に難しいとい
う欠点がある。　更にシリコンをエツチングするため結
晶欠陥が発生し易く、リークの原因となる。

〈発明が解決しようとする課題） 半導体装置の高速化、高集積化の市場の強いニーズに対
応して、前述の５ＩＣＯ３構造のバイポーラ半導体装置
が開発されたが、従来技術では、その製造工程が非常に
複雑である。　又素子の微細化に伴い、エツチングの終
点制御に対する要求も厳しく、従来技術では非常に難し
いという課題がある。　又エツチングに伴って結晶欠陥
が発生し易く、リークの原因となり、歩留り低下の課題
がある。

本発明の目的は、半導体素子の活性領域側壁に半導体材
料膜（半導体膜ともいう）を設けた構造の半導体装置を
製造する方法において、従来のような複雑な工程を必要
とせず、比較的容易に半導体装置を形成することができ
ると共に製造工程中の結晶欠陥の発生を抑え、半導体装
置のリークを抑制して歩留り向上ができる半導体装置の
製造方法を提供することである。

［発明の構成］ （課題を解決するための手段） 本発明の半導体装置の製造方法は、（ａ　）半導体基板
の主面上に絶縁Ｍ（例えば酸化膜）を形成し、更にこの
絶縁股上に半導体材料ｇ（例えば多結晶シリコン膜）を
積層する工程と、（ｂ）前記絶縁膜及び前記半導体材料
膜のうち、半導体素子の活性領域となる部分の積層膜の
みを選択的に除去し、基板主面に達する開口領域を形成
する工程と、（Ｃ）この開口領域に露出する基板主面に
、選択エピタキシャル法により単結晶層を成長させ前記
開口領域を埋め込むと共に、不純物拡散源及び取出し電
極として使用できる前記半導体材料膜に側壁が接するよ
うに、半導体素子の活性領域を形成する工程とを　具備
することを特徴とするものである。

（作用） 従来の製造方法では基板主面にエピタキシャル層を形成
した後、この層をエツチングして活性領域を形成したの
に対し、本発明の製造方法では、活性領域となる開口領
域を選択エツチングにより形成した後、この領域に選択
エピタキシャル法により活性領域を形成するので、活性
領域の界面にはエツチングが施されない、　これにより
工程は従来に比し簡単で容易となる。　又エピタキシャ
ル層のエツチングを行なわないので、結晶欠陥の発生が
なく、これに起因するリークも無くなる。

上記製造方法で形成された半導体装置では、半導体素子
は前記絶縁膜により素子分離される。

又半導体材料膜はこれに接する活性領域への不純物拡散
源及び活性領域の側壁に連接する取出し電極として使用
できる。

（実施例） 以下に本発明の実施例として、バイポーラ集積回路の構
成素子であるＮＰＮ）ランジスタの製造方法について第
１図ないし第６図を参照して説明する。

第１図に示すように、Ｐ型シリコン基板２１の主面にア
ンチモン又はひ素を選択的にドープした表面濃度１０”
　〜１０１０２ｏａｔｏ／　ｃｉ３のＮ”型埋込み領域
２２を形成した後、シリコン基板２１の埋込み領域を含
む主面の全面に絶縁ＷＡ２３、例えば熱酸化Ｍ２３を１
μｍ程度形成する。　続いて酸化膜２３上に半導体材料
Ｍ２４、例えば２５００１程度の多結晶シリコンＭ２４
をＣＶＤ法により積層する。　続いて多結晶シリコン膜
２４の中へイオン注入法により、ボロン（Ｂ）を１　ｘ
　１０’　　ａｔｏｎｓ／Ｃ１ｌ’程度打ち込む。

次に第２図に示すように、多結晶シリコン膜２４をベー
ス形成領域とベース取出し電極となる領域を残しエツチ
ングする。　続いて基板の表面全面にわたって酸化膜２
５を形成する。

次に第３図に示すように、埋込み領域２２からのコレク
タ取出し領域２６となる部分の酸化膜２５．２３を異方
性エツチングにより取り除き、Ｎ“埋込み領域２２に達
する穴を設ける。　続いてこの穴に選択エピタキシャル
法により高濃度、例えば１０”　ａｔｏｌｓ／　ｃｍ’
程度のリンをドープした単結晶シリコンを埋め込む。

次に第４図に示すように、単結晶シリコンを埋め込んだ
コレクタ取出し領域２６上に酸化ＷＡ２７を形成する。

　続いて半導体素子（トランジスタ）の活性領域２８と
なる部分の酸化膜２３、多結晶シリコンＩＩ！２４及び
酸化膜２５から成る積層膜を異方性エツチングにより選
択的に除去し、基板主面のＮ１埋込み領域２２に達する
開口領域２８ａを形成する。　続いてこの開口領域に露
出する基板主面に、選択エピタキシャル法により例えば
１０’　　ａｔｏｍｓ／　ｃ１１３程度のリンをドープ
した単結晶シリコンを成長させ、開口領域２８ａを埋め
込むと共に、側壁が多結晶シリコンＭ４２４に接するＮ
型活性領域２８を形成する。

次に第５図に示すように、活性領域２８上に熱酸化ＷＡ
２９を形成する。　このとき同時に多結晶シリコンＩＩ
！２４から活性領域２８ヘボロンが拡散し、Ｐ＋外部ベ
ース領域（Ｐ＋ベース取出し領域とも呼ぶ）３０が形成
される。　続いてボロンのイオン注入により活性領域２
８に内部ベース領域（真性ベース領域とも呼ぶ）３１を
形成する。　続いてエミッタ領域となる部分の酸化膜２
９をエツチング除去して、ひ素のイオン注入によりエミ
ッタ領域３２を形成する。　エミッタ領域３２の形成に
は、イオン注入によらないで、多結晶シリコンからのひ
素の拡散を用いてもよい。

次に第６図に示すように、酸化膜３３を全面に形成し、
続いてコンタクトポールを開口し、公知の方法により電
極３４を形成する。

上記製造方法において、トランジスタの活性領域は、選
択エピタキシャル法により開口領域を埋め込んで形成さ
れる。　従ってエピタキシャル層を選択エツチングして
活性領域を形成する従来の製造方法と異なり、本発明の
製造方法では、エツチングの終点制御が非常に難しいと
いう課題は解決され、エツチングに伴う結晶欠陥の発生
も無くなる。　又製造工程も従来に比し簡単で容易とな
る。

上記製造方法により形成されたＮＰＮトランジスタ素子
は、従来の５ＩＣＯ３と呼ばれる構造と等しい構造を有
し、高速化及び高集積化が可能である。　即ち酸化膜２
３により素子分離された活性領域内に、トランジスタ動
作に必要な真性領域を形成すると共に多結晶シリコンＪ
ＩＩＩ２４はベース取出し電極及び不純物拡散源として
の機能を持つ。

以上縦形のＮＰＮトランジスタの製造方法について述べ
たが、上述のＮＰＮ）ランジスタにおけるベース及びエ
ミッタ領域形成工程を除くことにより、Ｐ１外部ベース
領域３０をエミッタ領域及びコレクタ領域とし、コレク
タ領域をベース領域とするラテラルＰＮＰ）ランジスタ
を形成することもできる。

又多結晶シリコン膜の代わりに、多結晶シリコン膜とシ
リサイド膜との積層膜を用いることも可能である。

［発明の効果］ 以上述べたように、半導体素子の活性領域側壁に半導体
材料膜を設けた構造の半導体装置を製造する本発明の方
法では、予め活性領域となる部分に開口領域を形成した
後、選択エピタキシャル法により活性領域を形成し、従
来の方法における単結晶基板のエツチングを行なわない
、　このため従来のような複雑な工程を必要とぜず、比
較的容易に半導体装置を形成することができ、製造工程
中の結晶欠陥の発生を抑え、半導体装置のリークを大幅
に低減でき、歩留りを向上させることができた。

【図面の簡単な説明】

第１図ないし第６図は、本発明の製造方法をバイポーラ
半導体装置のＮＰＮ）ランジスタ素子に適用したときの
製造工程を、工程順に示した模式的断面図、第７図ない
し第１Ｏ図は、従来の半導体装置の製造工程を順に示し
た模式的断面図である。 １．２１・・・半導体基板、　２３・・・絶縁Ｍ（酸化
膜）、　２４・・・半導体材料Ｍ（多結晶シリコンＭ）
２５．２７，２９．３３・・・酸化膜、　２８・・・活
性領域、　２８ａ・・・開口領域、　３０・・・Ｐ“外
部ベース領域、　３１・・・Ｐ内部ベース領域、３２・
・・エミッタ領域。 第１図 第４図 第２図 第５図 第３図 第６図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. １　半導体基板の主面上に絶縁膜を形成し、更にこの絶
   縁膜上に半導体材料膜を積層する工程と、前記絶縁膜及
   び前記半導体材料膜を選択的に除去し前記半導体基板主
   面に達する開口領域を形成する工程と、この開口領域に
   露出する前記半導体基板主面に選択エピタキシャル層を
   成長させ、前記開口領域を埋め込むと共に側壁が前記半
   導体材料膜に接する半導体素子の活性領域を形成する工
   程とを、具備することを特徴とする半導体装置の製造方
   法。