JPH02203604A - ３分岐同相ハイブリッド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ マイクロストリップ線路上に形成される３分岐同相ハイ
ブリッドに関し、 平面実装を可能とすることにより製造工数を削減するこ
とができる３分岐同相ハイブリッドを提供することを目
的とし、 特性インピーダンスＺ。の入出力インピーダンスをもつ
３分岐同相ハイブリッドにおいて、入力端子から３つに
分岐した特性インピーダンスｆｌｚ０のλ／４長伝送線
路の各出力端子間にインピーダンス値３Ｚｏの値を有す
る抵抗器を接続して構成する。

［産業上の利用分野］ 本発明はマイクロストリップ線路上に形成される３分岐
同相ハイブリッドに関し、特にその内部抵抗の接続方法
に関する。

同相ハイブリッドは、増幅器の高出力化のための分配・
合成器として使用され、２分岐酸いは４分岐といった２
ｎ分岐の分配・合成を行うものが多い。しかしながら、
増幅器に要求される出力電力と消費電力を満たすために
、ユニット増幅器の３倍の出力電力が最適となる場合が
ある。このため、マイクロストリップ線路上に小型で容
易に構成できる３分岐同相ハイブリッドが必要とされる
。

［従来の技術］ 第４図は従来の３分岐同相ハイブリッドの構成を示す図
である。入力端子１から３つに分岐した線路は、それぞ
れλ／４長伝送線路２．　３．４と接続される。これら
伝送線路２〜４としては、マイクロストリップ線路が用
いられる。また、これら伝送線路２〜４の他端はそれぞ
れ出力端子５゜６．７となっており、これら出力端子に
は内部負荷抵抗８，９．１０がそれぞれ接続されている
。

これら内部負荷抵抗８〜１０の他端は共通点１１に接続
されている。この共通接続点１１を中位点という。これ
ら内部負荷抵抗８〜１０は中位点１１を有するＹ結線方
式となっている。

入力端子１の入力インピーダンス及び出力端子５〜７の
出力インピーダンスを共に２０とすると、λ／４長線路
２〜４の特性インピーダンスは３分岐の場合ｆｌＺ。と
なる。そして、内部負荷抵抗８〜１０のインピーダンス
が２０の時、出力端子５〜７は互いに分離端子となる。

第５図は従来の３分岐同相ハイブリッドの使用例を示す
図である。図中、破線で囲んだ部分が３分岐同相ハイブ
リッドである。３分岐同相ハイブリッドの各出力端子５
．６．　７はそれぞれ高周波増幅器１２，１３．１４に
接続され、これら高周波増幅器１２〜１４の出力はもう
一つの同相ハイブリッドの３つの端子１５〜１７にそれ
ぞれ接続されている。このような構成で、例えば各高周
波増幅器１２〜１４の出力がＩＷであったものとすると
、出力端子２４には３Ｗの出力が得られることになる。

［発明が解決しようとする課題］ 従来の３分岐同相ハイブリッドの構成では、内部負荷抵
抗の共通接続点たる中位点１１が存在しているため、マ
イクロストリップ線路で伝送線路２〜４を構成した場合
に、内部負荷抵抗８〜１０が第６図に示すように立体構
造となってしまう。

第６図において、２５は基板でその上に３分岐同相ハイ
ブリッドが形成されている。内部負荷抵抗８〜１０は図
に示すように立体的となり、中位点１１が浮いた構造と
なる。従って、従来の方式では内部負荷抵抗８〜１０が
立体構造となり、ＭＩＣ（Ｍｉｃｒｏｗａｖｅ　　Ｉｎ
ｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）化に適さないという
問題があった。

本発明はこのような課題に鑑みてな′されたものであっ
て、平面実装を可能とすることにより製造工数を削減す
ることができる３分岐同相ハイブリッドを提供すること
を目的としている。

［課題を解決するための手段］ 第１図は本発明の原理構成図である。第４図と同一のも
のは、同一の符号を付して示す。図において、３１は出
力端子５と６間に接続される内部負荷抵抗、３２は出力
端子６と７間に接続される内部負荷抵抗、３３は出力端
子７と５間に接続される内部負荷抵抗である。これら内
部負荷抵抗３１〜３３は、第４図の従来例のＹ結線と異
なり、Δ結線となっている。これら、内部負荷抵抗３１
〜３３のインピーダンス値はＹ−へ変換を行えば求める
ことができ、第４図と等価となるためには各内部負荷抵
抗３１〜３３のインピーダンス値は３ｚｏとなる。

［作用］ 本発明によれば、内部負荷抵抗の結線方式を従来のＹ結
線方式からΔ結線方式に変えることで、従来の中位点が
なくなり、接続点の数が１個減ったことになる。従って
、本発明によれば平面実装が可能となり、これにより製
造工数を削減することができる。

［実施例〕 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す構成図である。

第１図と同一のものは、同一の符号を付して示す。

図において、・２５は誘電体基板、２６は該誘電体基板
２５の裏面に形成された接地導体である。入力端子１か
ら各出力端子５．　６．　７まではマイクロストリップ
線路で形成され、途中のマイクロストリップ線路がλ／
４長伝送線路２，３．４となっている。内部負荷抵抗３
１．３２はそれぞれ出力端子５と６，６と７間に設けら
れているが、内部負荷抵抗３３については図に示すよう
に出力端子７と５間に接続するため、内部負荷抵抗３１
゜３２をまたぐ形で平面実装されるようになっている。

誘電体基板２５としては、例えば比誘電率ε。

−９，８で厚さｔ＝０．６５ｍｍのセラミックが使用さ
れる。入出力端子１，５，６．７の特性インピーダンス
Ｚ。を５０Ωとした場合、入出力端子を形成するマイク
ロストリップ線路の導体ストリップ幅は０．６ｍｍとな
る。分岐した３つのマイクロストリップ線路２〜４の導
体ストリップ幅は、例えば特性インピーダンスを８６．
６Ωとすると、０．１５ｍｍとなる。

内部負荷抵抗３１〜３２は、膜抵抗により形成し、その
抵抗値は特性インピーダンスＺ。の３倍、即ち１５０Ω
にとる。また、内部負荷抵抗３３については、平面実装
する必要から抵抗値１５０Ωのチップ抵抗を用いる。該
チップ抵抗３３の形状としては、第３図に示すように例
えば長さ２ｍｍ幅１ｍｍ、厚さ０．５ｍｍ程度のものが
用いられる。また、マイクロ波として６ＧＨｚを用いる
とλ／４＝７．５ｍｍとなり、波長λは３０ｍｍとなる
。

このように構成された３分岐同相ハイブリッドにおいて
、入力端子１から入射された電力は、各λ／４長伝送線
路２，３．４を通過して、各出力端子５，６．７にそれ
ぞれ１７３の電力として現われる。逆に出力端子５に入
射した電力は他の出力端子６，７には現われない。この
ように、本発明によれば内部負荷抵抗３１〜３３が出力
端子５〜７のみに接続されることからＭＩＣ化が可能と
なる。

［発明の効果］ 以上、詳細に説明したように、本発明によれば３分岐マ
イクロストリップ伝送路の出力端子間に内部負荷抵抗を
Δ接続する構成とすることにより、平面実装を可能とす
ることにより製造工数を削減することができる３分岐同
相ハイブリッドを提供することができる。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の一実施例を示す構成図、第３図はチッ
プ抵抗の形状を示す図、 第４図は従来の３分岐同相ハイブリッドの構成を示す図
、 第５図は従来の３分岐同相ハイブリッドの使用例を示す
図、 第６図は従来の３分岐同相ハイブリッドの立体構成例を
示す図である。 第１図において、 １は入力端子、 ２〜４はλ／４長伝送線路、 ５〜７は出力端子、 ３１〜３３は内部負荷抵抗である。 第１　巨く 本発明の一実施例を学す橋成図 第 ２図 ＋１グ低杭の形状を示す図 飼ｑ３ 図

Claims (1)

【特許請求の範囲】
1. 　特性インピーダンスＺ＿０の入出力インピーダンスを
   もつ３分岐同相ハイブリッドにおいて、入力端子（１）
   から３つに分岐した特性インピーダンス√３Ｚ＿０のλ
   ／４長伝送線路（２），（３），（４）の各出力端子（
   ５），（６），（７）間にインピーダンス値３Ｚ＿０の
   値を有する内部負荷抵抗器（３１），（３２），（３３
   ）を接続したことを特徴とする３分岐同相ハイブリッド
   。