JPH02205075A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02205075A JPH02205075A JP2481889A JP2481889A JPH02205075A JP H02205075 A JPH02205075 A JP H02205075A JP 2481889 A JP2481889 A JP 2481889A JP 2481889 A JP2481889 A JP 2481889A JP H02205075 A JPH02205075 A JP H02205075A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- integrated circuit
- semiconductor
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 239000012535 impurity Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 238000000605 extraction Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、埋込み層を有する半導体集積回路装置に関す
るものである。
るものである。
［従来の技術］
従来の半導体集積回路装置のバイポーラトランジスタ部
分は、第２図に示すように、例えばｐ型（第１導電型）
の半導体基板（第１の半導体領域）１と、ｎ中型（第２
導、電型）の埋込み層（第２の半導体領域）２と、ｎ型
エピタキシャル成長層（第３の半導体領域）３と、ｎ中
型の引き出し領域４と、ｐ型ベース領域５と、ｎ士型エ
ミッタ領域６と、ｐ子ベース接続領域７と、エミッタ電
極８と、ベース電極９と、コレクタ電ｉｉｏとから成る
。なお、エミッタ電［！８、ベース電極９、コレクタ電
極１０は、絶縁膜１１の開口を介してエミッタ領域６、
ベース接続領域７、引き出し領域４にそれぞれ接触して
いる。
分は、第２図に示すように、例えばｐ型（第１導電型）
の半導体基板（第１の半導体領域）１と、ｎ中型（第２
導、電型）の埋込み層（第２の半導体領域）２と、ｎ型
エピタキシャル成長層（第３の半導体領域）３と、ｎ中
型の引き出し領域４と、ｐ型ベース領域５と、ｎ士型エ
ミッタ領域６と、ｐ子ベース接続領域７と、エミッタ電
極８と、ベース電極９と、コレクタ電ｉｉｏとから成る
。なお、エミッタ電［！８、ベース電極９、コレクタ電
極１０は、絶縁膜１１の開口を介してエミッタ領域６、
ベース接続領域７、引き出し領域４にそれぞれ接触して
いる。
［発明が解決しようとする課題］
ところで、引き出し領域４は、絶縁膜１１に窓を開け、
この窓より熱拡散法によってｎ型不純物を導入すること
によって形成される。この不純物拡散時には、不純物が
縦方向に拡散すると同時に横方向にも拡散する。従って
、エミッタ領域６やベース領域５から成るアクティブ領
域とコレクタ電極１０との距離が必然的に大きくなり、
埋込み層２と半導体基板１との間の寄性容量及び引き出
し抵抗が大きくなり、高周波特性の低下を招いた。
この窓より熱拡散法によってｎ型不純物を導入すること
によって形成される。この不純物拡散時には、不純物が
縦方向に拡散すると同時に横方向にも拡散する。従って
、エミッタ領域６やベース領域５から成るアクティブ領
域とコレクタ電極１０との距離が必然的に大きくなり、
埋込み層２と半導体基板１との間の寄性容量及び引き出
し抵抗が大きくなり、高周波特性の低下を招いた。
この種の問題は、バイポーラトランジスタ以外の半導体
素子を形成する場合にも生じる。
素子を形成する場合にも生じる。
そこで、本発明の目的は、高集積化及び高周波特性の向
上が可能な半導体集積回路装置を提供することにある。
上が可能な半導体集積回路装置を提供することにある。
［課題を解決するための手段］
上記目的を達成するための本発明は、第１導電型（Ｐ又
はｎ型）の第１の半導体領域と、前記第１の半導体領域
上に設けられ、且つ第２導電型（ｎ又はＰ型）を有して
いると共に高不純物濃度を有している第２の半導体領域
と、前記第２の半導体領域上に設けられ、且つ第２導電
型を有していると共に前記第２の半導体領域よりも低い
不純物濃度を有しているエピタキシャル成長層から成る
第３の半導体領域とを備えた半導体集積回路装置におい
て、前記第３の半導体領域の表面から前記第２の半導体
領域に至るように孔が形成され、この孔に前記第３の半
導体領域よりも抵抗率が低く且つ前記第２の半導体領域
にオーム性接触する物質が充填され、前記物質上に電極
が設けられている半導体集積回路装置に係わるものであ
る。
はｎ型）の第１の半導体領域と、前記第１の半導体領域
上に設けられ、且つ第２導電型（ｎ又はＰ型）を有して
いると共に高不純物濃度を有している第２の半導体領域
と、前記第２の半導体領域上に設けられ、且つ第２導電
型を有していると共に前記第２の半導体領域よりも低い
不純物濃度を有しているエピタキシャル成長層から成る
第３の半導体領域とを備えた半導体集積回路装置におい
て、前記第３の半導体領域の表面から前記第２の半導体
領域に至るように孔が形成され、この孔に前記第３の半
導体領域よりも抵抗率が低く且つ前記第２の半導体領域
にオーム性接触する物質が充填され、前記物質上に電極
が設けられている半導体集積回路装置に係わるものであ
る。
［作用］
本発明の引き出し領域は、熱拡散によるものではなく、
孔を形成し、ここに抵抗率の低い物質を充填したもので
あるから、横方向の広がりが小さい。この結果、高集積
化を達成することができると共に、高周波特性を向上す
ることがてきる。
孔を形成し、ここに抵抗率の低い物質を充填したもので
あるから、横方向の広がりが小さい。この結果、高集積
化を達成することができると共に、高周波特性を向上す
ることがてきる。
［実施例］
第１図を参照して本発明の実施例に係わる半導体集積回
路装置を説明する。但し、第１図において第２図と実質
的に同一の部分には同一の符号を付してその説明を省略
する。
路装置を説明する。但し、第１図において第２図と実質
的に同一の部分には同一の符号を付してその説明を省略
する。
第１図においても、第２図と同様にｐ型半導体基板（第
１の半導体領域）１とｎ＋型埋込み層（第２の半導体領
域）２とｎ型エピタキシャル成長層（第３の半導体領域
）３とが設けられている。
１の半導体領域）１とｎ＋型埋込み層（第２の半導体領
域）２とｎ型エピタキシャル成長層（第３の半導体領域
）３とが設けられている。
埋込み層２に電極１０を接続するための引き出し領域１
３は、エピタキシャル成長層３の表面から埋込・み層２
に至るように設けられた孔１２にｎ型（第２の導電型）
不純物を含むポリシリコンを充填することによって形成
されている。なお、充填物質はポリシリコンに限らずＷ
、Ｍｏ等の高融点金属、又は、Ｗ Ｓ ｉ、 Ｍｏ ３
１２等の高融点金属のシリサイド等でもよい。引き出し
領域１３のポリシリコン層は気相成長法で形成されたも
のであって、比較的低い抵抗率を有して埋込み層２にオ
ーム性接触している。
３は、エピタキシャル成長層３の表面から埋込・み層２
に至るように設けられた孔１２にｎ型（第２の導電型）
不純物を含むポリシリコンを充填することによって形成
されている。なお、充填物質はポリシリコンに限らずＷ
、Ｍｏ等の高融点金属、又は、Ｗ Ｓ ｉ、 Ｍｏ ３
１２等の高融点金属のシリサイド等でもよい。引き出し
領域１３のポリシリコン層は気相成長法で形成されたも
のであって、比較的低い抵抗率を有して埋込み層２にオ
ーム性接触している。
引き出し領域１３は熱拡散によって形成されていないの
で、横方向の広がりが少ない。従って、ベース領域５や
エミッタ領域６から成るアクティブ領域と引き出し領域
１３との距離を短くして集積度を向上させ且つ高周波特
性を向上させることができる。
で、横方向の広がりが少ない。従って、ベース領域５や
エミッタ領域６から成るアクティブ領域と引き出し領域
１３との距離を短くして集積度を向上させ且つ高周波特
性を向上させることができる。
なお、アクティブ領域にトランジスタ以外の半導体素子
を形成する場合にも本発明を適用することができる。ま
た、埋込み層２はエピタキシャル成長層であってもよい
し、拡散層であってもよい。
を形成する場合にも本発明を適用することができる。ま
た、埋込み層２はエピタキシャル成長層であってもよい
し、拡散層であってもよい。
［発明の効果コ
以上説明したように本発明によれば半導体集積回路装置
の高集積化及び高周波特性の向上が可能になる。
の高集積化及び高周波特性の向上が可能になる。
第１図は本発明の実施例に係わる゛半導体集積回路□装
置の一部を示す断面図、 □ 第２図は従来の半導体集積回路装置の一部を示す断面図
である。 １・・・ｐ型半一体基板、２・・・ｎ＋型埋込み□層、
３・・・ｎ型エピタキシャル成長層、１０・・・電極、
１１・・・絶縁膜、１２・・・孔、１３・・パ引門出し
領域。
置の一部を示す断面図、 □ 第２図は従来の半導体集積回路装置の一部を示す断面図
である。 １・・・ｐ型半一体基板、２・・・ｎ＋型埋込み□層、
３・・・ｎ型エピタキシャル成長層、１０・・・電極、
１１・・・絶縁膜、１２・・・孔、１３・・パ引門出し
領域。
Claims (1)
- 【特許請求の範囲】 第１導電型の第１の半導体領域と、 前記第１の半導体領域上に設けられ、且つ第２導電型を
有していると共に高不純物濃度を有している第２の半導
体領域と、 前記第２の半導体領域上に設けられ、且つ第２導電型を
有していると共に前記第２の半導体領域よりも低い不純
物濃度を有しているエピタキシャル成長層から成る第３
の半導体領域と を備えた半導体集積回路装置において、 前記第３の半導体領域の表面から前記第２の半導体領域
に至るように孔が形成され、この孔に前記第３の半導体
領域よりも抵抗率が低く且つ前記第２の半導体領域にオ
ーム性接触する物質が充填され、前記物質上に電極が設
けられていることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2481889A JPH02205075A (ja) | 1989-02-03 | 1989-02-03 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2481889A JPH02205075A (ja) | 1989-02-03 | 1989-02-03 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205075A true JPH02205075A (ja) | 1990-08-14 |
Family
ID=12148771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2481889A Pending JPH02205075A (ja) | 1989-02-03 | 1989-02-03 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02205075A (ja) |
-
1989
- 1989-02-03 JP JP2481889A patent/JPH02205075A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016782A (ko) | 반도체 장치 | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| US5279888A (en) | Silicon carbide semiconductor apparatus | |
| JPH01102961A (ja) | 側壁エミッタを有する縦型半導体装置 | |
| JPS6155775B2 (ja) | ||
| JPH0521442A (ja) | 半導体装置 | |
| JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| US5777376A (en) | Pnp-type bipolar transistor | |
| JPS61265867A (ja) | 半導体装置 | |
| JPH05283432A (ja) | 縦型電界効果トランジスタおよびその製造方法 | |
| JP3041908B2 (ja) | 半導体装置 | |
| JPS586168A (ja) | 半導体集積回路 | |
| JPH05864B2 (ja) | ||
| JPH06314771A (ja) | 半導体装置及びその製造方法 | |
| JPS5972169A (ja) | 半導体装置 | |
| JPH05166820A (ja) | 半導体装置およびその製造方法 | |
| JPS6084873A (ja) | 半導体装置 | |
| JPH0291949A (ja) | トランジスタ | |
| JPS63262869A (ja) | 半導体集積回路装置 | |
| JPH0547780A (ja) | 半導体装置 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPH0235470B2 (ja) | ||
| JPH065676B2 (ja) | 半導体装置の製造方法 | |
| JPS60194562A (ja) | 半導体集積回路装置 |