JPH04363093A - プリント基板の製造方法 - Google Patents
プリント基板の製造方法Info
- Publication number
- JPH04363093A JPH04363093A JP3285718A JP28571891A JPH04363093A JP H04363093 A JPH04363093 A JP H04363093A JP 3285718 A JP3285718 A JP 3285718A JP 28571891 A JP28571891 A JP 28571891A JP H04363093 A JPH04363093 A JP H04363093A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pattern
- plating
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/48—Coating with alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0392—Pretreatment of metal, e.g. before finish plating, etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、プリント基板の製造
方法に関し、特に、配線パターン上にはんだを被覆する
プリント基板の製造方法に関するものである。
方法に関し、特に、配線パターン上にはんだを被覆する
プリント基板の製造方法に関するものである。
【０００２】
【従来の技術】プリント基板の銅パターン上にはんだを
被覆する従来の方法を、ガスレベラー法を例に図７に基
づいて説明する。まず、パターニングしてソルダーレジ
ストを塗布したプリント基板１を、槽２内の融解したは
んだ３の中に所定時間浸漬する。その後、図７に示すよ
うに、プリント基板１を槽２から引き上げながら、その
表面に高温高圧のガス４を吹きつけ、銅パターンの余分
なはんだを吹き飛ばすことにより、銅パターン上の所望
の位置にはんだを被覆する。
被覆する従来の方法を、ガスレベラー法を例に図７に基
づいて説明する。まず、パターニングしてソルダーレジ
ストを塗布したプリント基板１を、槽２内の融解したは
んだ３の中に所定時間浸漬する。その後、図７に示すよ
うに、プリント基板１を槽２から引き上げながら、その
表面に高温高圧のガス４を吹きつけ、銅パターンの余分
なはんだを吹き飛ばすことにより、銅パターン上の所望
の位置にはんだを被覆する。
【０００３】次に、上記のようなはんだ被覆方法を適用
した多層プリント基板は、 プロセス（１） 内層導体板のパターニングプロセス
（２） 内層導体板の表面処理（黒化処理）プロセス
（３） 積層プレス プロセス（４） スルホールの穴明け加工プロセス（
５） パネル銅めっき プロセス（６） 多層導体板のパターニングプロセス
（７） ソルダーレジストおよびシンボル印刷プロセ
ス（８） はんだガスレベラープロセス（９） 外
形加工 のプロセスを経て製造される。
した多層プリント基板は、 プロセス（１） 内層導体板のパターニングプロセス
（２） 内層導体板の表面処理（黒化処理）プロセス
（３） 積層プレス プロセス（４） スルホールの穴明け加工プロセス（
５） パネル銅めっき プロセス（６） 多層導体板のパターニングプロセス
（７） ソルダーレジストおよびシンボル印刷プロセ
ス（８） はんだガスレベラープロセス（９） 外
形加工 のプロセスを経て製造される。
【０００４】
【発明が解決しようとする課題】以上のような従来のプ
リント基板の製造方法では、図８および図９に示すよう
に、銅パターン５上に均一かつ平坦にはんだ６を被覆す
ることが困難で、銅パターン５の面積がせまく且つパタ
ーン間隔が狭い部分は、はんだ６の界面張力のためには
んだ６の厚さが大きくなり、図８中でＡに示すようには
んだ６同士が短絡をおこしやすくなる。また、短絡を防
ぐために、はんだ６を吹き飛ばすガス４の圧力を大きく
すると、図９中でＢに示すように面積の広いパターン上
のはんだ６の厚さが不足し、部品実装の際にはんだぬれ
性が悪くなり接続信頼性を低下させる。さらに、画像認
識装置により部品実装位置を決める場合、認識用パター
ン上のはんだが光沢を持った曲面であるため、周囲の情
景を反射してしまい、位置精度が低下するという等の問
題点があった。
リント基板の製造方法では、図８および図９に示すよう
に、銅パターン５上に均一かつ平坦にはんだ６を被覆す
ることが困難で、銅パターン５の面積がせまく且つパタ
ーン間隔が狭い部分は、はんだ６の界面張力のためには
んだ６の厚さが大きくなり、図８中でＡに示すようには
んだ６同士が短絡をおこしやすくなる。また、短絡を防
ぐために、はんだ６を吹き飛ばすガス４の圧力を大きく
すると、図９中でＢに示すように面積の広いパターン上
のはんだ６の厚さが不足し、部品実装の際にはんだぬれ
性が悪くなり接続信頼性を低下させる。さらに、画像認
識装置により部品実装位置を決める場合、認識用パター
ン上のはんだが光沢を持った曲面であるため、周囲の情
景を反射してしまい、位置精度が低下するという等の問
題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、パターン面積の大小によらず表
面の凹凸がなく、均一、かつ平坦にはんだを被覆するこ
とができ、パターン面積が狭くパターン間隔の狭い部分
があっても短絡せず、かつ部品の接続信頼性が高く、さ
らに、部品実装の際の画像認識装置の認識率が向上し、
部品の位置精度を高めることができるプリント基板の製
造方法を得ることを目的とする。
ためになされたもので、パターン面積の大小によらず表
面の凹凸がなく、均一、かつ平坦にはんだを被覆するこ
とができ、パターン面積が狭くパターン間隔の狭い部分
があっても短絡せず、かつ部品の接続信頼性が高く、さ
らに、部品実装の際の画像認識装置の認識率が向上し、
部品の位置精度を高めることができるプリント基板の製
造方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る請求項１
のプリント基板の製造方法は、配線パターンを形成した
後に、上記配線パターンに無電解めっきによりスズ・鉛
を主成分とするはんだ合金を被覆するようにしたもので
あり、又、請求項２のプリント基板の製造方法は、配線
パターンを形成した後に、上記配線パターンの一部にソ
ルダーレジストを塗布し、残部露出部分に無電解はんだ
めっきによりスズ・鉛を主成分とするはんだ合金を被覆
するようにしたものであり、さらに、請求項３のプリン
ト基板の製造方法は、スズ（０．１モル／ｌ）、鉛（０
．０１モル／ｌ）、有機スルホン酸（０．２モル／ｌ）
、チオ尿素（２モル／ｌ）を主成分とする無電解はんだ
めっき液を使用するものである。
のプリント基板の製造方法は、配線パターンを形成した
後に、上記配線パターンに無電解めっきによりスズ・鉛
を主成分とするはんだ合金を被覆するようにしたもので
あり、又、請求項２のプリント基板の製造方法は、配線
パターンを形成した後に、上記配線パターンの一部にソ
ルダーレジストを塗布し、残部露出部分に無電解はんだ
めっきによりスズ・鉛を主成分とするはんだ合金を被覆
するようにしたものであり、さらに、請求項３のプリン
ト基板の製造方法は、スズ（０．１モル／ｌ）、鉛（０
．０１モル／ｌ）、有機スルホン酸（０．２モル／ｌ）
、チオ尿素（２モル／ｌ）を主成分とする無電解はんだ
めっき液を使用するものである。
【０００７】
【作用】この発明においては、露出した金属パターン上
に被覆されたはんだは、無電解めっきにより平坦で、か
つ、均一な厚さに形成される。
に被覆されたはんだは、無電解めっきにより平坦で、か
つ、均一な厚さに形成される。
【０００８】
実施例１．以下、この発明の実施例１に係るプリント基
板の製造方法におけるプロセスを示す。 プロセス（１） 内層導体板のパターニングプロセス
（２） 内層導体板の表面処理プロセス（３） 積
層プレス プロセス（４） スルホールの穴明け加工プロセス（
５） パネル銅めっき プロセス（６） 多層導体板のパターニング（パター
ンメッキ法またはテンティング法） プロセス（７） ソルダーレジストおよびシンボル印
刷プロセス（８） 無電解はんだめっきプロセス（９
） 外形加工 以上のような製造プロセスによって銅パターン上に無電
解めっきによりはんだを被覆したプリント配線板を形成
する。なお、プロセス（８）と（９）は入れかえても同
様である。
板の製造方法におけるプロセスを示す。 プロセス（１） 内層導体板のパターニングプロセス
（２） 内層導体板の表面処理プロセス（３） 積
層プレス プロセス（４） スルホールの穴明け加工プロセス（
５） パネル銅めっき プロセス（６） 多層導体板のパターニング（パター
ンメッキ法またはテンティング法） プロセス（７） ソルダーレジストおよびシンボル印
刷プロセス（８） 無電解はんだめっきプロセス（９
） 外形加工 以上のような製造プロセスによって銅パターン上に無電
解めっきによりはんだを被覆したプリント配線板を形成
する。なお、プロセス（８）と（９）は入れかえても同
様である。
【０００９】次に、上記プロセス（８）の無電解はんだ
めっきの詳細プロセスについて図１に沿って説明する。 プロセス（８−１） 脱脂（酸性） プリント配線板表面のよごれ、油脂分、銅パターン上の
酸化物を除去する。 プロセス（８−２） ソフトエッチング（過硫酸アン
モニウム水溶液） 銅パターンの表面を０．５〜２μｍエッチングにより除
去して清浄な銅表面を露出させる。 プロセス（８−３） 酸洗（希硫酸）銅表面の酸化物
を除去する。 プロセス（８−４） プリディップ めっき本浴前にｐＨ、添加剤等の濃度を本浴と同じにし
た液によりプリント基板を濡らすことにより、めっきの
析出の安定化をはかり、本浴への不純物もち込みを防ぎ
、めっき液の寿命を長くする。
めっきの詳細プロセスについて図１に沿って説明する。 プロセス（８−１） 脱脂（酸性） プリント配線板表面のよごれ、油脂分、銅パターン上の
酸化物を除去する。 プロセス（８−２） ソフトエッチング（過硫酸アン
モニウム水溶液） 銅パターンの表面を０．５〜２μｍエッチングにより除
去して清浄な銅表面を露出させる。 プロセス（８−３） 酸洗（希硫酸）銅表面の酸化物
を除去する。 プロセス（８−４） プリディップ めっき本浴前にｐＨ、添加剤等の濃度を本浴と同じにし
た液によりプリント基板を濡らすことにより、めっきの
析出の安定化をはかり、本浴への不純物もち込みを防ぎ
、めっき液の寿命を長くする。
【００１０】プロセス（８−５） 無電解はんだめっ
き（酸性） まず、スズ（０．１モル／ｌ）、鉛（０．０１モル／ｌ
）、有機スルホン酸（０．２モル／ｌ）、チオ尿素（２
モル／ｌ）を主成分とする無電解はんだめっき液を使用
し、めっき温度７０℃、めっき時間１５分で、２５０μ
ｍピッチ、幅１００μｍの基板の銅フットパッドパター
ン上に無電解はんだめっきを行った。図３はこのように
して銅フットパッドパターン上に被覆されたはんだ皮膜
の状態を示し、図４はこのはんだ皮膜の厚さとスズ組成
割合を示す。なお、上記のような成分の無電解はんだめ
っき液を使用した場合、図５に示すように、めっき時間
を調節することによって任意のめっき厚さのはんだ皮膜
を銅フットパッドパターン上に形成することができる。
き（酸性） まず、スズ（０．１モル／ｌ）、鉛（０．０１モル／ｌ
）、有機スルホン酸（０．２モル／ｌ）、チオ尿素（２
モル／ｌ）を主成分とする無電解はんだめっき液を使用
し、めっき温度７０℃、めっき時間１５分で、２５０μ
ｍピッチ、幅１００μｍの基板の銅フットパッドパター
ン上に無電解はんだめっきを行った。図３はこのように
して銅フットパッドパターン上に被覆されたはんだ皮膜
の状態を示し、図４はこのはんだ皮膜の厚さとスズ組成
割合を示す。なお、上記のような成分の無電解はんだめ
っき液を使用した場合、図５に示すように、めっき時間
を調節することによって任意のめっき厚さのはんだ皮膜
を銅フットパッドパターン上に形成することができる。
【００１１】無電解はんだめっきでは、金属銅／めっき
液界面で反応が起こり皮膜が形成されるため、隣接する
銅フットパッドパターンから何等影響を受けることなく
、はんだ皮膜が形成される。さらに、金属銅／めっき液
界面でのみ反応が起こるので、はんだ皮膜が析出しても
元の銅フットパッドパターンの形状が維持され、図２に
示すように銅フットパッドパターン５上部は平坦なまま
である。このように、本実施例によれば、微細ピッチの
銅フットパッド上でも、高精度で且つ平坦なはんだ皮膜
７が形成できる。
液界面で反応が起こり皮膜が形成されるため、隣接する
銅フットパッドパターンから何等影響を受けることなく
、はんだ皮膜が形成される。さらに、金属銅／めっき液
界面でのみ反応が起こるので、はんだ皮膜が析出しても
元の銅フットパッドパターンの形状が維持され、図２に
示すように銅フットパッドパターン５上部は平坦なまま
である。このように、本実施例によれば、微細ピッチの
銅フットパッド上でも、高精度で且つ平坦なはんだ皮膜
７が形成できる。
【００１２】図６に上記実施例によりはんだ被覆された
フットパッドパターン上に、パルスヒート方式によりＩ
Ｃパッケージを２７０℃で、５秒間加熱してはんだ付け
を行った一例を示す。はんだ付け部のピール強度を測定
したところ、はんだ付部が剥離することなくＩＣパッケ
ージのリードが破断し、良好なはんだ付部が得られた。 このように、本実施例によれば、プリント基板の微細ピ
ッチフットパッドパターン上に、厚さを高精度に制御し
てはんだ皮膜を形成できるので、微細ピッチのＩＣパッ
ケージのはんだ付けを容易に行うことができる。 プロセス（８−６） はんだ表面活性化（酸性）はん
だ表面のよごれ酸化物を除去する。
フットパッドパターン上に、パルスヒート方式によりＩ
Ｃパッケージを２７０℃で、５秒間加熱してはんだ付け
を行った一例を示す。はんだ付け部のピール強度を測定
したところ、はんだ付部が剥離することなくＩＣパッケ
ージのリードが破断し、良好なはんだ付部が得られた。 このように、本実施例によれば、プリント基板の微細ピ
ッチフットパッドパターン上に、厚さを高精度に制御し
てはんだ皮膜を形成できるので、微細ピッチのＩＣパッ
ケージのはんだ付けを容易に行うことができる。 プロセス（８−６） はんだ表面活性化（酸性）はん
だ表面のよごれ酸化物を除去する。
【００１３】実施例２．上記実施例１においては、ソル
ダーレジストを配線パターンの一部に塗布し、残部露出
部分に無電解めっきによりはんだ合金を被覆しているが
、ソルダーレジストを塗布せずに、配線パターン全体に
無電解めっきによりはんだ合金を被覆しても同様の効果
が得られる。
ダーレジストを配線パターンの一部に塗布し、残部露出
部分に無電解めっきによりはんだ合金を被覆しているが
、ソルダーレジストを塗布せずに、配線パターン全体に
無電解めっきによりはんだ合金を被覆しても同様の効果
が得られる。
【００１４】実施例３．銅パターン上に被覆されたはん
だ中に１％以下のアンチモンが含まれていてもよい。
だ中に１％以下のアンチモンが含まれていてもよい。
【００１５】実施例４．上記実施例１におけるプロセス
（８−１）の脱脂はアルカリ性であってもよい。
（８−１）の脱脂はアルカリ性であってもよい。
【００１６】実施例５．上記実施例１におけるプロセス
（８−２）のソフトエッチングは、過硫酸ナトリウム、
過硫酸カリウム、硫酸＋過酸化水素または過硫酸アンモ
ニウム＋硫酸を主成分とする液でもよい。
（８−２）のソフトエッチングは、過硫酸ナトリウム、
過硫酸カリウム、硫酸＋過酸化水素または過硫酸アンモ
ニウム＋硫酸を主成分とする液でもよい。
【００１７】実施例６．上記実施例１におけるプロセス
（８−３）の酸洗は、有機酸、塩酸または硝酸でもよい
。
（８−３）の酸洗は、有機酸、塩酸または硝酸でもよい
。
【００１８】実施例７．上記実施例１におけるプロセス
（１）の銅パターンの形成は、フルアデイテイブ法、パ
ートリーアッデイテイブ法によってもよい。
（１）の銅パターンの形成は、フルアデイテイブ法、パ
ートリーアッデイテイブ法によってもよい。
【００１９】尚、無電解はんだめっきの処理プロセスは
、プロセス（８−１）〜（８−６）のうち、全てを使用
することを強制するものではなく、又、プリント基板は
、片面、両面、４層以上の多層、セラミック基板、射出
成形基板、曲面基板、ガラス基板等の基板に適用できる
ことはいうまでもない。
、プロセス（８−１）〜（８−６）のうち、全てを使用
することを強制するものではなく、又、プリント基板は
、片面、両面、４層以上の多層、セラミック基板、射出
成形基板、曲面基板、ガラス基板等の基板に適用できる
ことはいうまでもない。
【００２０】
【発明の効果】以上のように、この発明によれば配線パ
ターンを形成した後、あるいは配線パターンを形成しソ
ルダーレジストを塗布した後に、露出した金属パターン
に無電解めっきにより、スズ、鉛を主成分とするはんだ
合金を被覆するようにしたので、パターンの寸法や、パ
ターン間隔等によらず、パターン上にはんだを均一で、
かつ、平坦に被覆することができる。また、そのために
部品実装時の接続信頼性や位置精度が向上する等の効果
がある。
ターンを形成した後、あるいは配線パターンを形成しソ
ルダーレジストを塗布した後に、露出した金属パターン
に無電解めっきにより、スズ、鉛を主成分とするはんだ
合金を被覆するようにしたので、パターンの寸法や、パ
ターン間隔等によらず、パターン上にはんだを均一で、
かつ、平坦に被覆することができる。また、そのために
部品実装時の接続信頼性や位置精度が向上する等の効果
がある。
【図１】この発明の実施例１のプリント基板の製造方法
における主要プロセスとしての無電解はんだめっきの詳
細プロセスを示すフロー図である。
における主要プロセスとしての無電解はんだめっきの詳
細プロセスを示すフロー図である。
【図２】図１における無電解はんだめっきによって形成
されたはんだ皮膜の状態を示す模式断面図である。
されたはんだ皮膜の状態を示す模式断面図である。
【図３】図２におけるはんだ皮膜の一例を示す図で、（
Ａ）は基板上のはんだ皮膜の表面の状態を示す写真、（
Ｂ）ははんだ皮膜の一部を拡大して示す写真である。
Ａ）は基板上のはんだ皮膜の表面の状態を示す写真、（
Ｂ）ははんだ皮膜の一部を拡大して示す写真である。
【図４】図３におけるはんだ皮膜の厚さとスズ組成割合
を示す特性図である。
を示す特性図である。
【図５】図１に示す無電解はんだめっきプロセスにおけ
るめっき時間とめっき厚さとの関係を示す特性図である
。
るめっき時間とめっき厚さとの関係を示す特性図である
。
【図６】図３に示すはんだ皮膜上にＩＣパッケージをは
んだ付けした例を示す図で、（Ａ）ははんだ付け部の状
態を示す写真、（Ｂ）ははんだ付け部の１部を拡大して
示す写真である。
んだ付けした例を示す図で、（Ａ）ははんだ付け部の状
態を示す写真、（Ｂ）ははんだ付け部の１部を拡大して
示す写真である。
【図７】従来のガスレベラー法によってプリント基板上
にはんだを被覆する要領を説明するための図である。
にはんだを被覆する要領を説明するための図である。
【図８】従来の方法で形成されたはんだ皮膜の状態の一
例を示す模式断面図である。
例を示す模式断面図である。
【図９】従来の方法で形成されたはんだ皮膜の状態の他
の例を示す模式断面図である。
の例を示す模式断面図である。
１ 基板
５ 銅パターン
７ はんだ皮膜
Claims (3)
- 【請求項１】 配線パターンを形成した後に、上記配
線パターンに無電解めっきによりスズ・鉛を主成分とす
るはんだ合金を被覆するようにしたことを特徴とするプ
リント基板の製造方法。 - 【請求項２】 配線パターンを形成した後に、上記配
線パターンの一部にソルダーレジストを塗布し、残部露
出部分に無電解めっきによりスズ・鉛を主成分とするは
んだ合金を被覆するようにしたことを特徴とするプリン
ト基板の製造方法。 - 【請求項３】 スズ（０．１モル／ｌ）、鉛（０．０
１モル／ｌ）、有機スルホン酸（０．２モル／ｌ）、チ
オ尿素（２モル／ｌ）を主成分とする無電解はんだめっ
き液を使用したことを特徴とする請求項１または請求項
２のいずれかに記載のプリント基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3285718A JPH04363093A (ja) | 1990-11-27 | 1991-10-04 | プリント基板の製造方法 |
| AU88078/91A AU8807891A (en) | 1990-11-27 | 1991-11-22 | Method of preparing a printed substrate |
| CA002056218A CA2056218A1 (en) | 1990-11-27 | 1991-11-26 | Method of preparing a printed substrate |
| KR1019910021292A KR940009173B1 (ko) | 1990-11-27 | 1991-11-26 | 프린트 기판의 제조방법 |
| GB9125275A GB2250866A (en) | 1990-11-27 | 1991-11-27 | Method of coating solder on a printed circuit |
| DE4139031A DE4139031A1 (de) | 1990-11-27 | 1991-11-27 | Verfahren zur herstellung eines gedruckten substrats |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-321183 | 1990-11-27 | ||
| JP32118390 | 1990-11-27 | ||
| JP3285718A JPH04363093A (ja) | 1990-11-27 | 1991-10-04 | プリント基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04363093A true JPH04363093A (ja) | 1992-12-15 |
Family
ID=26556002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3285718A Pending JPH04363093A (ja) | 1990-11-27 | 1991-10-04 | プリント基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH04363093A (ja) |
| KR (1) | KR940009173B1 (ja) |
| AU (1) | AU8807891A (ja) |
| CA (1) | CA2056218A1 (ja) |
| DE (1) | DE4139031A1 (ja) |
| GB (1) | GB2250866A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114885510A (zh) * | 2022-04-18 | 2022-08-09 | 安捷利美维电子(厦门)有限责任公司 | 一种减少铜面油墨黑点污染的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4142658A1 (de) * | 1991-12-19 | 1993-06-24 | Siemens Ag | Verfahren zum aufbringen von lot auf eine leiterplatte |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1690274A1 (de) * | 1967-06-28 | 1971-05-13 | Telefunken Patent | Verfahren zur Herstellung von mehr als zwei Leitungsebenen aufweisende Verdrahtungsplatten (Mehrschichtleiterplatten) |
| GB1310880A (en) * | 1969-06-13 | 1973-03-21 | Microponent Dev Ltd | Multi-layer printed circuit board assemblies |
| US4093466A (en) * | 1975-05-06 | 1978-06-06 | Amp Incorporated | Electroless tin and tin-lead alloy plating baths |
| GB2137421A (en) * | 1983-03-15 | 1984-10-03 | Standard Telephones Cables Ltd | Printed circuits |
| DE3425214A1 (de) * | 1984-07-09 | 1986-02-06 | Riedel-De Haen Ag, 3016 Seelze | Mittel fuer die stromlose abscheidung von zinn und/oder blei |
| KR960003723B1 (ko) * | 1986-05-19 | 1996-03-21 | 하라마 카세이 고오교오 가부시끼가이샤 | 기판 금속의 표면상에 금속 필름을 형성하는 방법 |
| JPH02197580A (ja) * | 1989-01-24 | 1990-08-06 | Okuno Seiyaku Kogyo Kk | 無電解ハンダめっき浴 |
-
1991
- 1991-10-04 JP JP3285718A patent/JPH04363093A/ja active Pending
- 1991-11-22 AU AU88078/91A patent/AU8807891A/en not_active Abandoned
- 1991-11-26 CA CA002056218A patent/CA2056218A1/en not_active Abandoned
- 1991-11-26 KR KR1019910021292A patent/KR940009173B1/ko not_active Expired - Fee Related
- 1991-11-27 DE DE4139031A patent/DE4139031A1/de not_active Ceased
- 1991-11-27 GB GB9125275A patent/GB2250866A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114885510A (zh) * | 2022-04-18 | 2022-08-09 | 安捷利美维电子(厦门)有限责任公司 | 一种减少铜面油墨黑点污染的方法 |
| CN114885510B (zh) * | 2022-04-18 | 2023-07-04 | 安捷利美维电子(厦门)有限责任公司 | 一种减少铜面油墨黑点污染的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009173B1 (ko) | 1994-10-01 |
| GB2250866A (en) | 1992-06-17 |
| DE4139031A1 (de) | 1992-06-11 |
| KR920011299A (ko) | 1992-06-27 |
| GB9125275D0 (en) | 1992-01-29 |
| CA2056218A1 (en) | 1992-05-28 |
| AU8807891A (en) | 1992-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0748584B2 (ja) | プリント回路及びその作成法 | |
| WO2007058147A1 (ja) | プリント配線基板、その製造方法およびその使用方法 | |
| KR20050010976A (ko) | 플렉시블 배선 기재 및 그 제조 방법 | |
| US20080236872A1 (en) | Printed Wiring Board, Process For Producing the Same and Semiconductor Device | |
| US4525246A (en) | Making solderable printed circuit boards | |
| JPH04236485A (ja) | プリント配線板の製造法 | |
| JPH04363093A (ja) | プリント基板の製造方法 | |
| JP2501174B2 (ja) | 表面実装用端子の製造方法 | |
| JPH08107263A (ja) | プリント配線板の製造方法 | |
| JP2002289652A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JPS58134497A (ja) | 印刷配線板の製造方法及び印刷配線板 | |
| JP3760857B2 (ja) | プリント配線板の製造方法 | |
| JP2713037B2 (ja) | プリント配線板及びその製造方法 | |
| JPH05259614A (ja) | プリント配線板の樹脂埋め法 | |
| JPH0621621A (ja) | 回路パターンの形成方法 | |
| JP2665293B2 (ja) | 配線回路基板 | |
| JPH05283853A (ja) | プリント回路基板 | |
| JP2705675B2 (ja) | 印刷配線板の製造方法 | |
| KR20030042873A (ko) | 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법 | |
| JPH11284316A (ja) | 配線基板の導体パタ―ン形成方法 | |
| JP3812280B2 (ja) | スズ−はんだ２色めっきｔａｂテープの製造方法 | |
| JPH0567865A (ja) | プリント配線板の表面処理方法 | |
| JPH09167883A (ja) | 表面実装用プリント配線板およびその製造方法 | |
| JPS60263496A (ja) | 配線板の製造法 | |
| JPH0555727A (ja) | プリント基板の製造方法 |