JPH02205340A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体装置の製造方法に関し、特に、素子分離
酸化膜を備えた半導体装置の製造方法に関する。

［従来の技術］ 従来のこの種半導体装置の製造方法を、第４図（ａ）〜
（ｆ）を参照して説明する。まず、第４図（ａ）に示す
ように、半導体基板１上に第１の酸化ＷＡ２および窒化
Ｍ４を順次形成した後に、選択的に形成したフォトレジ
スト６をマスクにして窒化膜４、第１の酸化膜２および
半導体基板１を順次エツチングして溝を形成する。続い
て、第４図（ｂ）に示すように、熱酸化法により、溝内
壁に第２の酸化Ｍ！Ａ８を形成する０次に、第４図（Ｃ
）に示すように、全面に埋め込み用多結晶シリコン層９
を形成して溝を埋め込み、次いで、第４図（ｄ）に示す
ように、埋め込み用多結晶シリコン層９をエッチバック
して溝にのみこれを残す、続いて、第４図（ｅ）に示す
ように、窒化膜４をマスフとして、埋め込み用多結晶シ
リコン層９を熱酸化してその上表面に素子分離酸化膜１
０を形成した後に、第４図（ｆ）に示すように、窒化膜
４を除去する。

［発明が解決しようとする問題点］ 上述した従来の半導体装置の製造方法は、清に埋め込ん
だ多結晶シリコンを熱酸化して素子分離酸化膜を形成す
る時に、素子領域の半導体基板上には酸化膜と窒化膜し
かないので、溝に埋め込んだ多結晶シリコンを熱酸化し
て発生したストレスは素子分離酸化膜周囲の窒化１ｇＩ
４、酸化膜２および半導体基板１に直接かかり、半導体
基板１に歪１１を生じさせてしまう、その結果、リーク
電流の増大等装置の正常な動作を阻害する現象があられ
れる。

また、溝に埋め込まれた多結晶シリコンは、酸化膜によ
り半導体基板から絶縁されているため、電気的に浮遊状
態となって電位が定まらず、これが装置の誤動作を誘発
する原因となる。

［問題を解決するための手段］ 本発明による半導体装置の製造方法は、一導電型半導体
基板上に多結晶シリコン膜と窒化膜とを順次形成する工
程と、所定の領域の前記窒化膜、前記多結晶シリコン膜
および前記一導電型半導体基板を順次エツチング除去し
て溝を形成する工程と、少なくとも溝内壁部分に酸化膜
を形成する工程と、前記酸化膜を異方性のあるエツチン
グ雰囲気に晒して前記溝の側壁にのみ前記酸化膜を残す
工程と、溝内に埋め込み用シリコン層を形成する工程と
、前記窒化膜をマスクとして前記埋め込み用シリコン層
の露出部を酸化して素子分離酸化膜を形成する工程と、
前記窒化膜および前記多結晶シリコン膜を順次エツチン
グ除去する工程とを有している。

［実施例］ 次に、本発明の実施例について、図面を参照して説明す
る。

第１図（ａ）〜（ｈ）は、本発明の一実施例の工程順を
示す断面図である。まず、第１図（ａ＞に示すように、
半導体基板１上に第１の酸化膜２（例えば熱酸化法によ
る膜厚２００人〜１０００人の酸化膜）、第１の多結晶
シリコン膜３（例えば化学的気相成長法による膜厚５０
０人〜５０００人の多結晶シリコン）、窒化膜４（例え
ば化学的気相成長法による膜厚５００人〜５０００人の
窒化膜）および第２の多結晶シリコン膜５（例えば化学
的気相成長法による膜厚５００人〜５０００人の多結晶
シリコン）を順次形成した後に、フォトレジスト６を用
いて選択的に第２の多結晶シリコン膜５、窒化膜４、第
１の多結晶シリコン膜３、第１の酸化Ｍ２および半導体
基板１を順次エツチング除去して溝を形成する。

続いて、第１図（ｂ）に示すように、全面に第３の多結
晶シリコン膜７（例えば化学的気相成長法による膜厚５
００λ〜２０００人の多結晶シリコン）を形成し、次い
で、第１図（ｃ）に示すように、全面を熱酸化して第２
の酸化膜８（例えば膜厚１０００人〜６０００人の酸化
膜）を形成する。続いて、第１図（ｄ）に示すように、
全面を異方性のあるエツチング雰囲気に晒して溝の側壁
にのみ第２の酸化ＪＩＩ８を残す、この時のエツチング
は、第２の酸化膜８が第２の多結晶シリコン膜５および
第１の窒化膜４の側壁に残らないようにオーバーにする
。

次に、第１図（ｅ）に示すように、全面に半導体基板１
と同導電型の不純物〈例えばボロン）を含有した埋め込
み用多結晶シリコン層９（例えば化学的気相成長法によ
る膜厚１μ〜３μの多結晶シリコン）を形成し、続いて
、第１図（ｆ）に示すように、埋め込み用多結晶シリコ
ン層９および第２の多結晶シリコン膜５をエッチバック
し、溝内にのみ埋め込み用多結晶シリコン層９を残す。

次に、第１図（ｇ）に示すように、窒化膜４をマスクと
して熱酸化を行い、素子分離酸化膜１０（例えば膜厚２
０００人〜８０００人の酸化膜）を形成する。この工程
で発生するストレスは、第１の酸化ｆｉ２、第１の多結
晶シリコン膜３および窒化膜４にはかかるが、半導体基
板１にはほとんど影響を与えない、したがって、第１の
多結晶シリコン膜３には歪１１が発生するが、半導体基
板１には発生しない、最後に、第１図（ｈ）に示すよう
に、窒化膜４および第１の多結晶シリコン膜３をエツチ
ング除去する。

次に、第２図（ａ＞、（ｂ）を参照して、本発明の他の
実施例について説明する。この実施例では、第２図（ａ
＞に示すように、先の実施例において用いられた第２の
多結晶シリコン膜５が形成されていない、溝を形成した
後、先の実施例と同様の手段を用いて溝内壁にのみ第２
の酸化膜８を形成する。次いで、第２図（ｂ）に示すよ
うに、溝内に選択エピタキシャル法を用いて、基板と同
導電型の単結晶シリコン層９ａを成長させる。これ以降
の工程は、先の実施例と同様である。

次に、第３図（ａ）〜（ｃ）を参照して、本発明のさら
に他の実施例について説明する。この実施例でも、先の
実施例と同様に、最初の実施例で用いられた第２の多結
晶シリコン膜５が省略されている。溝を形成した後、第
３図（ａ）に示すように、気相成長法を用いて、第２の
酸化膜８を形成する４次いで、第３図（ｂ）に示すよう
に、第２の酸化膜８に異方性エツチングを施してこれを
溝内壁部のみに残す。次に、全面にノンドープの埋め込
み用多結晶シリコン層９を形成する。続いて、第３図（
ｃ）に示すように、多結晶シリコン層９をエッチバック
して溝内にのみこれを残す。

この場合、多結晶シリコン層９の表面が、窒化膜表面よ
り幾分低くなるようにエッチバックする。

この後の工程は、他の実施例と同様である。

なお、第２の酸化膜８の形成方法は、多結晶シリコン層
の熱酸化あるいは化学的気相成長法などの外に、基板表
面に熱酸化を施すものであってもよい。

［発明の効果］ 以上説明したように、本発明は、溝に埋め込んだシリコ
ン層を熱酸化して素子分離酸化膜を形成するときに、素
子領域の半導体基板上に多結晶シリコン膜および窒化膜
を設けてこれを行い、その後に窒化膜および多結晶シリ
コン膜を除去するものであるので、本発明によれば、溝
に埋め込んだシリコンを熱酸化して素子分離酸化膜を形
成する際に発生するストレスは、素子分離酸化膜の周囲
の窒化膜および多結晶シリコン膜にはかかるが、半導体
基板にはかからないようにすることができる。したがっ
て、歪は多結晶シリコン膜には発生するが、これを半導
体基板側には発生させないようにすることができる。そ
して本発明によれば、素子分離酸化膜の周囲の多結晶シ
リコン膜は後に除去されるので、結局、半導体基板には
歪が残らないようにすることができる。

また、１に埋め込まれたシリコン層は、溝の底面で半導
体基板と接続されるように形成されるので、これを半導
体基板と同電位に固定でき、デバイスの動作を安定化さ
せることができる。

１・・・半導体基板、　２・・・第１の酸化膜、３・・
・第１の多結晶シリコン膜、　４・・・窒化膜、５・・
・第２の多結晶シリコン膜、　６・・・フォトレジスト
、　７・・・第３の多結晶シリコン膜、８・・・第２の
酸化膜、　９・・・埋め込み用多結晶シリコン層、　９
ａ・・・埋め込み用単結晶シリコン層、１０・・・素子
分離酸化膜、　１１・・・歪。

Claims (1)

【特許請求の範囲】
1. 一導電型半導体基板上に多結晶シリコン膜および窒化膜
   を順次形成する工程と、所定の領域の前記窒化膜、前記
   多結晶シリコン膜および前記一導電型半導体基板を順次
   エッチング除去して溝を形成する工程と、少なくとも溝
   内壁部分に酸化膜を形成する工程と、前記酸化膜を異方
   性のあるエッチング雰囲気に晒して前記溝の側壁にのみ
   前記酸化膜を残す工程と、溝内に埋め込み用シリコン層
   を形成する工程と、前記窒化膜をマスクとして前記埋め
   込み用シリコン層の露出部を酸化して素子分離酸化膜を
   形成する工程と、前記窒化膜および前記多結晶シリコン
   膜を順次除去する工程とを具備することを特徴とする半
   導体装置の製造方法。