JPH02207355A - メモリ読出し方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリ読出し方式に関し、特にメモリ読出しに
於ける読出しデータの信頼性向上策に関する。

〔従来の技術〕

従来、メモリ読出しは唯一のメモリアドレスに従ってメ
モリの内容の読出しを行っている。また、メモリの情報
が正しいか否かを判定するために複数の情報ビットに対
して情報ビットが奇数又は偶数いずれであるか識別する
１ビツトのパリティビットを付加している。

〔発明が解決しようとする課題〕

上述した従来のメモリ読出し方式は、読出し情報が正し
いか否かはパリティピットにより識別は叩能であるが、
２ビット誤りが発生しなとき情報の誤りが発見できない
、また、パリティピットにより誤りを検出したとしても
、情報の不正は判るものの正しい情報は得られないと言
う欠点がある。

〔課題を解決するための手段〕

本発明のメモリ読出し方式は、同一情報を複数のアドレ
ス領域に格納するメモリと、一回の読出し指示によって
前記メモリの複数のアドレス領域から複数の情報を読み
出すアドレス生成手段と、前記アドレス生成手段が生成
したアドレスから読出しな複数の情報を比較して多数決
判定し一個の正しい情報を抽出する比較回路とを有する
。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成図であり、第２図はタ
イムチャートである。

第１図においてＣＰＵＩはメモリアドレス２を出力する
。このメモリアドレス２はアドレスレジスタ３で一旦ラ
ッチされる。アドレスレジスタ３の出力は１６ビツトの
うち１４ビツト分が下位アドレス４としてＲＯＭ　（リ
ードオンリメモリ）６のアドレス線に接続されており、
上位２ビツトはカウンタ５に接続され上位アドレスとな
ってＲＯＭ６のアドレス線に接続されている。なお、Ｒ
ＯＭ６は６４にバイトのＲＯＭであり、製造工程で同一
プログラムが＃Ｏ，＃１．＃２に格納済である。さらに
ＲＯＭ６の読出しデータ９は読出しレジスタ７の＃０〜
＃２に格納され、各々の結果が読出しデータとなって比
較回路８に入力される。

そして比較回路８は３個の読出しデータのうちいずれか
２個の値が等しい時、その値をＣＰＵ転送データ１０と
してＣＰＵＩに転送する。

第２図においてアドレス２はＡ　６　□　Ａ　１５の１
６ビツトで構成されるが、上位Ａ　１４．　Ａ　１ｇの
みカウンタ５の動作によりメモリ領域＃Ｏ，＃１．＃２
に対応するカウント値を示し、このカウント値がＲＯＭ
の上位２ビツトのアドレス１１となる。このカウント値
によるＲＯＭアドレスの修飾はメモリアドレスを３回変
えてＲＯＭを読む事を意味するが、ＣＰＵには見えない
、すなわち、ＣＰＵＩからのメモリ読出し動作は１回に
しか見えない。

上記のようにして読出した読出しデータ９は読出しレジ
スタ７の＃Ｏ，＃１．１２に入り、比較回路８により照
合され多数決論理判定が行なわれる。

〔発明の効果〕

以上説明したように本発明は、ＣＰＵからＲＯＭに対す
る１回の読出し指示に対しＲＯＭに３重に書込まれてい
るプログラムデータを３回読出し比較照合する。したが
ってプログラムデータの正常性及びＲＯＭの部分ビット
化けに対する復元性が保証でき高信頼度のシステムを構
成できる効果がある。

また、メモリのビット化けの起こりやすい安価な低品質
の部品を採用したとしても多数決論理の複数度を高くす
ることによって高信頼化することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図はタイ
ムチャートである。 １・・・ＣＰＵ（中央処理装置）、３・・・アドレスレ
ジスタ、５・・・カウンタ、６・・・ＲＯＭ　（リード
オンリメモリ）、７・・・読出しレジスタ、８・・・比
較回路。

Claims (1)

【特許請求の範囲】
1. 同一情報を複数のアドレス領域に格納するメモリと、一
   回の読出し指示によって前記メモリの複数のアドレス領
   域から複数の情報を読み出すアドレス生成手段と、前記
   アドレス生成手段が生成したアドレスから読出した複数
   の情報を比較して多数決判定し一個の正しい情報を抽出
   する比較回路とを有することを特徴とするメモリ読出し
   方式。