JPH02207366A - プロセッサ間通信方式 - Google Patents
プロセッサ間通信方式Info
- Publication number
- JPH02207366A JPH02207366A JP2761389A JP2761389A JPH02207366A JP H02207366 A JPH02207366 A JP H02207366A JP 2761389 A JP2761389 A JP 2761389A JP 2761389 A JP2761389 A JP 2761389A JP H02207366 A JPH02207366 A JP H02207366A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- area
- pattern
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マルチプロセッサシステムにおける複数の
プロセッサ間で通信が行われていても、他のプロセッサ
間でも通信を可能にするプロセッサ間通信方式に関する
。
プロセッサ間で通信が行われていても、他のプロセッサ
間でも通信を可能にするプロセッサ間通信方式に関する
。
第7図は例えば特開昭60−237566号公報に示さ
れた従来のプロセッサ間通信方式を示すマイクロプロセ
ッサシステムのブロック接続図であシ、図において、1
.2はプロセッサ、4は共有メモリ、5.6は割込原因
信号である。
れた従来のプロセッサ間通信方式を示すマイクロプロセ
ッサシステムのブロック接続図であシ、図において、1
.2はプロセッサ、4は共有メモリ、5.6は割込原因
信号である。
次に動作について説明する。
第7図に示すように、プロセッサ1又はプロセッサ2の
いずれからもアクセスできる共有メモリ4を置くことに
よシ、データ受授を行うものである。この共有メモリ4
はプロセッサ1またはプロセッサ2から自分のメモリと
同様に使用でき、この共有メモリ4のうちあるエリアを
例えば送信側プロセッサ1用および受信側プロセッサ2
用と分けて、アドレスを決めて割付けておく。従りて、
送信側プロセッサ1が相手先プロセッサとしての受信側
プロセッサ2に送シたい指示あるいは状態等のデータを
、自分に割付けられたエリアに書込む。これは通常のメ
モリアクセスと全く同様に行われる。送信側プロセッサ
1はデータを書込み後、受信側プロセッサ2KI10命
令等を送出する。受信側プロセッサ2は、送信側プロセ
ッサ1の命令を受信側プロセッサ2の割込原因とするよ
うに設定しておく。また、受信側プロセッサ2は、送信
側プロセッサ1が、すぐ次の処理に移行できるように、
つまF)I10命令等を終了させるべく、応答信号を即
時返送する。受信側プロセッサ2は、その後ゆり〈シと
自分の好きな時間に送信側から送られてきた指示等のデ
ータを読取シ処理すればよい。このとき、送信側プロセ
ッサはどちらのプロセッサ1tたは2であっても、同じ
方法で通信を行なりてもかまわないし、可能である。な
お、上記では、2個のプロセッサ1,2間について説明
したが、複数個のプロセッサ間でも同様な方法で実行し
得ることは明らかである。また、上記したような方法で
データを転送したとき1両プロセッサ1.2の処理のス
ピードが合わないとき(例えば片方のプロセッサ1が相
手のプロセッサ2に送りたいデータが沢山あるのに受信
側プロセッサ2は別の処理に忙しくそデータを受けつけ
る時間がないようなときがあると、データの受授確認を
しなければならない。この場合には、受信側プロセッサ
2が受信を完了すると、そのエリアをクリア(またはあ
る応答パターンを誉込む)することによって、送信側プ
ロセッサ1に未だデータを処理し終ってないことを通知
する。従9て、送信側プロセッサ1は通信エリアが空に
なりていなければ、たとえ送信データをかかえていても
、待っているような処理を行う。こうすることによりて
、プロセッサ1.2間の処理スピードの違いによるデー
タの紛失はさけられる。
いずれからもアクセスできる共有メモリ4を置くことに
よシ、データ受授を行うものである。この共有メモリ4
はプロセッサ1またはプロセッサ2から自分のメモリと
同様に使用でき、この共有メモリ4のうちあるエリアを
例えば送信側プロセッサ1用および受信側プロセッサ2
用と分けて、アドレスを決めて割付けておく。従りて、
送信側プロセッサ1が相手先プロセッサとしての受信側
プロセッサ2に送シたい指示あるいは状態等のデータを
、自分に割付けられたエリアに書込む。これは通常のメ
モリアクセスと全く同様に行われる。送信側プロセッサ
1はデータを書込み後、受信側プロセッサ2KI10命
令等を送出する。受信側プロセッサ2は、送信側プロセ
ッサ1の命令を受信側プロセッサ2の割込原因とするよ
うに設定しておく。また、受信側プロセッサ2は、送信
側プロセッサ1が、すぐ次の処理に移行できるように、
つまF)I10命令等を終了させるべく、応答信号を即
時返送する。受信側プロセッサ2は、その後ゆり〈シと
自分の好きな時間に送信側から送られてきた指示等のデ
ータを読取シ処理すればよい。このとき、送信側プロセ
ッサはどちらのプロセッサ1tたは2であっても、同じ
方法で通信を行なりてもかまわないし、可能である。な
お、上記では、2個のプロセッサ1,2間について説明
したが、複数個のプロセッサ間でも同様な方法で実行し
得ることは明らかである。また、上記したような方法で
データを転送したとき1両プロセッサ1.2の処理のス
ピードが合わないとき(例えば片方のプロセッサ1が相
手のプロセッサ2に送りたいデータが沢山あるのに受信
側プロセッサ2は別の処理に忙しくそデータを受けつけ
る時間がないようなときがあると、データの受授確認を
しなければならない。この場合には、受信側プロセッサ
2が受信を完了すると、そのエリアをクリア(またはあ
る応答パターンを誉込む)することによって、送信側プ
ロセッサ1に未だデータを処理し終ってないことを通知
する。従9て、送信側プロセッサ1は通信エリアが空に
なりていなければ、たとえ送信データをかかえていても
、待っているような処理を行う。こうすることによりて
、プロセッサ1.2間の処理スピードの違いによるデー
タの紛失はさけられる。
第8図は上記の動作を示すツー−チャートである。同図
において、送信エリアと受信エリアは、第7図に示すよ
うに共有メモリ4上で同一のアドレスエリアであり、デ
ータの流れている方向によシ送信エリア、受信エリアと
名ずけられている。
において、送信エリアと受信エリアは、第7図に示すよ
うに共有メモリ4上で同一のアドレスエリアであり、デ
ータの流れている方向によシ送信エリア、受信エリアと
名ずけられている。
また、送信側プロセッサ1と受信側プロセッサ2が入れ
かわつてもよい様に、各プロセッサ1,2毎に送信エリ
ア(相手側の受信エリア)を分けてあれば、データの混
信はない。
かわつてもよい様に、各プロセッサ1,2毎に送信エリ
ア(相手側の受信エリア)を分けてあれば、データの混
信はない。
次に、この第8図の70−チャートについて各ステップ
の動作を説明する。まず、送信側アクセス?1では送信
データが有るか否かおよび共有メモリ4の送信エリアが
空か否かをそれぞれ判定しく、ステップ5T201 、
5T202)送信データ有でない場合および送信エリア
が空でない場合には、送信処理を終了する。一方、ステ
ップ5T202が空である場合には、送信エリアにデー
タを書込み(ステップ5T203 ) 、受信側プロセ
ッサ2である相手先プロセッサに割込通知をする(ステ
ップ5T204 )。
の動作を説明する。まず、送信側アクセス?1では送信
データが有るか否かおよび共有メモリ4の送信エリアが
空か否かをそれぞれ判定しく、ステップ5T201 、
5T202)送信データ有でない場合および送信エリア
が空でない場合には、送信処理を終了する。一方、ステ
ップ5T202が空である場合には、送信エリアにデー
タを書込み(ステップ5T203 ) 、受信側プロセ
ッサ2である相手先プロセッサに割込通知をする(ステ
ップ5T204 )。
一方、受信側プロセッサ2ではステップ5T204でな
された割込を処理し、送信側プロセッサ1へ応答すると
ともに(ステップ5T206 )、受信エリアの読取り
を行い(ステップ5T207 ) 、この読取りを行っ
た後に、その受信エリアをクリアして(ステップ5T2
08 )、受信処理を終了する。なお、上記ステップ5
T206で送信側へ応答を返したことを、送信側プロセ
ッサ1で確認したときには(ステップ5T205 )、
送信処理を終了する。
された割込を処理し、送信側プロセッサ1へ応答すると
ともに(ステップ5T206 )、受信エリアの読取り
を行い(ステップ5T207 ) 、この読取りを行っ
た後に、その受信エリアをクリアして(ステップ5T2
08 )、受信処理を終了する。なお、上記ステップ5
T206で送信側へ応答を返したことを、送信側プロセ
ッサ1で確認したときには(ステップ5T205 )、
送信処理を終了する。
従来のプロセッサ間通信方式は以上の様に構成されてい
るので、例えば送信側プロセッサ1のデータを受信側プ
ロセッサ2に通信している際に送信側プロセッサ1また
は受信側プロセッサ2以外の他のプロセッサより受信側
プロセッサ2に通信を行うとすれば、プロセッサ1,2
.・・・毎に受信エリアを設けると、送信側プロセッサ
1の通信を受信側プロセッサ2が受信完了するまで、上
記他のプロセッサのプロセッサ2への通信を待たせる処
理が必要で、グロセッt1.2.−・・間の通信のオー
バヘッドがかかるほか、プロセッサ1,2.・・・の組
合わせによシ送信エリアと受信エリアを設けると、プロ
セッサ数nに比してn(n−1)/2で共有メモリ4に
おける送受信エリアが増大し、プロセッサの数が多いマ
ルチプロセッサシステムには使えないなどの問題点があ
った。
るので、例えば送信側プロセッサ1のデータを受信側プ
ロセッサ2に通信している際に送信側プロセッサ1また
は受信側プロセッサ2以外の他のプロセッサより受信側
プロセッサ2に通信を行うとすれば、プロセッサ1,2
.・・・毎に受信エリアを設けると、送信側プロセッサ
1の通信を受信側プロセッサ2が受信完了するまで、上
記他のプロセッサのプロセッサ2への通信を待たせる処
理が必要で、グロセッt1.2.−・・間の通信のオー
バヘッドがかかるほか、プロセッサ1,2.・・・の組
合わせによシ送信エリアと受信エリアを設けると、プロ
セッサ数nに比してn(n−1)/2で共有メモリ4に
おける送受信エリアが増大し、プロセッサの数が多いマ
ルチプロセッサシステムには使えないなどの問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、送信側のプロセッサから受信側のプロセッサ
への通信中でありても、さらに他のプロセッサから上記
受信側のプロセッサへの通信ができるとともに、マルチ
プロセッサシステムのプロセッサ数が増大しても、プロ
セッサ数に比して共有メモリの送受信エリアを増大する
のを抑えることができるプロセッサ間通信方式を得るこ
とを目的とする。
たもので、送信側のプロセッサから受信側のプロセッサ
への通信中でありても、さらに他のプロセッサから上記
受信側のプロセッサへの通信ができるとともに、マルチ
プロセッサシステムのプロセッサ数が増大しても、プロ
セッサ数に比して共有メモリの送受信エリアを増大する
のを抑えることができるプロセッサ間通信方式を得るこ
とを目的とする。
この発明に係るプロセッサ間通信方式は、共有メモリを
分割しエリアを割付け、これらの各エリアに、データ有
の情報。
分割しエリアを割付け、これらの各エリアに、データ有
の情報。
相手プロセッサの情報および通信データを格納し、相手
先プロセッサに割込通知することによシ、プロセッサ間
通信を高速で行うようにしたものである。
先プロセッサに割込通知することによシ、プロセッサ間
通信を高速で行うようにしたものである。
この発明における共有メモリは、複数のエリアに分割さ
れ、各エリアにはデータ書込中、データ有又はデータ無
の情報、相手プロセッサの情報および通信データが格納
され、送信データが発生される毎に、送信側プロセッサ
が上記共有メモリにおけるデータ無のエリアを捜し、こ
のエリアにデータ有の情報、相手プロセッサの情報1通
信データを格納し、相手先プロセッサである受信側プロ
セッサに通知するように動作する。
れ、各エリアにはデータ書込中、データ有又はデータ無
の情報、相手プロセッサの情報および通信データが格納
され、送信データが発生される毎に、送信側プロセッサ
が上記共有メモリにおけるデータ無のエリアを捜し、こ
のエリアにデータ有の情報、相手プロセッサの情報1通
信データを格納し、相手先プロセッサである受信側プロ
セッサに通知するように動作する。
以下、この発明の一実施例を図について、説明する。第
1図において、1はプロセッサ、2はプロセッサ、3は
プロセッサ、4は共有メモリである。
1図において、1はプロセッサ、2はプロセッサ、3は
プロセッサ、4は共有メモリである。
また、12.21はプロセッサ1およびプロセッサ2間
の割込信号、13.31はプロセッサ1およびプロセッ
サ3間の割込信号、23.32はプロセッサ2およびプ
ロセッサ3間の割込信号である。−方、共有メモリ4は
第2図に示すように複数のエリア4AK分割されておシ
、これらのエリア4Aにおいて、4aはデータ無、デー
タ書込中、データ有の情報を書込むデータ状態書込みエ
リア、4bは通信相手のプロセッサ情報を書込むプロセ
ッサ情報書込みエリア、4cは通信データ書込みエリア
である。
の割込信号、13.31はプロセッサ1およびプロセッ
サ3間の割込信号、23.32はプロセッサ2およびプ
ロセッサ3間の割込信号である。−方、共有メモリ4は
第2図に示すように複数のエリア4AK分割されておシ
、これらのエリア4Aにおいて、4aはデータ無、デー
タ書込中、データ有の情報を書込むデータ状態書込みエ
リア、4bは通信相手のプロセッサ情報を書込むプロセ
ッサ情報書込みエリア、4cは通信データ書込みエリア
である。
次に動作について説明する。なお、初期状態においては
共有メモリ4の内容は全て101が格納されているもの
とする。
共有メモリ4の内容は全て101が格納されているもの
とする。
初めに1送信側プロセツサとしてのプロセッサ1から受
信側プロセッサとしてのプロセッサ2への送信側処理に
ついて、第3図のフロー図に従って説明する。まず、プ
ロセッサ1は送信データの有無を判定しくステップST
I )、有る場合には送信動作を開始する。次に、プロ
セッサ1は共有メモリ4のエリア4Aにおけるデータ無
のパターン100″が格納されているデータ状態書込み
エリア4aを捜して、これにデータ書込中のパターン”
10″をセットする(ステップST2 )。また、プロ
セッサ1は相手先のプロセッサ情報書込みエリア4bK
、通信相手のプロセッサ2を示すパターンを書込み(ス
テップST3 ’)、送信するデータを通信データ書込
みエリア4cに書込む(ステップST4 )。さらに、
プロセッサ1はデータ状態書込みエリア4aにデータ有
のパターン”20”を書込み(ステップ5T5)、さら
に割込信号12を用い、プロセッサ2に割込を発生させ
、通信要求を通知する(ステップST6 )。次に1プ
ロセツサ1は上記データ状態書込みエリア4aを参照し
、その内容がデータ無のパターンl 001が書込まれ
ているか否かを調べて、書込まれている場合には、通信
の完了を知シ、ステップ5TIK戻る(ステップ5T7
)。
信側プロセッサとしてのプロセッサ2への送信側処理に
ついて、第3図のフロー図に従って説明する。まず、プ
ロセッサ1は送信データの有無を判定しくステップST
I )、有る場合には送信動作を開始する。次に、プロ
セッサ1は共有メモリ4のエリア4Aにおけるデータ無
のパターン100″が格納されているデータ状態書込み
エリア4aを捜して、これにデータ書込中のパターン”
10″をセットする(ステップST2 )。また、プロ
セッサ1は相手先のプロセッサ情報書込みエリア4bK
、通信相手のプロセッサ2を示すパターンを書込み(ス
テップST3 ’)、送信するデータを通信データ書込
みエリア4cに書込む(ステップST4 )。さらに、
プロセッサ1はデータ状態書込みエリア4aにデータ有
のパターン”20”を書込み(ステップ5T5)、さら
に割込信号12を用い、プロセッサ2に割込を発生させ
、通信要求を通知する(ステップST6 )。次に1プ
ロセツサ1は上記データ状態書込みエリア4aを参照し
、その内容がデータ無のパターンl 001が書込まれ
ているか否かを調べて、書込まれている場合には、通信
の完了を知シ、ステップ5TIK戻る(ステップ5T7
)。
次に、プロセッサ2側の割込処理では、プロセッサ2が
共有メモリ4内のエリア4Aを先頭から順に調べていき
、相手先プロセッサ情報書込みエリア4bの内容を調べ
、自己と一致するパターンが書込まれているか否かを調
べ(ステップ5TII)、自己と一致する場合には、さ
らにデータ状態書込みエリア4aの内容を調べて、デー
タ有のパターン1201が書込まれているかどうかを判
定する(ステップ5T12)。ステップ5TI1.ステ
ップ5T12でそれぞれ自己と一致せず、またはデータ
有でないと判定された場合には、エリア4Aを次に進め
、共有メモリ4の全エリア4Aを調べて、これらの各ス
テップを繰シ返す(ステップ5T13)。一方、ステッ
プ5T13で全エリアを完了すれば、割込処理を終了す
る。
共有メモリ4内のエリア4Aを先頭から順に調べていき
、相手先プロセッサ情報書込みエリア4bの内容を調べ
、自己と一致するパターンが書込まれているか否かを調
べ(ステップ5TII)、自己と一致する場合には、さ
らにデータ状態書込みエリア4aの内容を調べて、デー
タ有のパターン1201が書込まれているかどうかを判
定する(ステップ5T12)。ステップ5TI1.ステ
ップ5T12でそれぞれ自己と一致せず、またはデータ
有でないと判定された場合には、エリア4Aを次に進め
、共有メモリ4の全エリア4Aを調べて、これらの各ス
テップを繰シ返す(ステップ5T13)。一方、ステッ
プ5T13で全エリアを完了すれば、割込処理を終了す
る。
次に、ステップ5T12でデータ有と判定された場合に
は、プロセッサ2は通信データ書込みエリア4cの内容
を受信し、データを受信エリアに転送しくステップ5T
14)、データ状態書込みエリア4aにデータ無のパタ
ーンloomを書込んで(ステップ5T15)、割込処
理を終了する。
は、プロセッサ2は通信データ書込みエリア4cの内容
を受信し、データを受信エリアに転送しくステップ5T
14)、データ状態書込みエリア4aにデータ無のパタ
ーンloomを書込んで(ステップ5T15)、割込処
理を終了する。
さらに、プロセッサ2の処理では、このプロセッサ2が
エリア4AKデータが有るか否かを調べ(ステップ5T
21)、有ればエリア4Aのデータを処理し、この処理
の終了後に、エリア4Aのデータを消去する(ステップ
5T22)。
エリア4AKデータが有るか否かを調べ(ステップ5T
21)、有ればエリア4Aのデータを処理し、この処理
の終了後に、エリア4Aのデータを消去する(ステップ
5T22)。
第4図は第1図に示すマルチプロセッサシステムによる
他のプロセッサ間通信方式を示すフロー図である。これ
によれば、プロセッサ1からプロセッサ2への送信側処
理における各ステップ5T31〜ステツプ5T37は、
第3図に示す場合の各ステップSTI〜ステップST7
までと同様である。この場合において、ステップ5T3
7では、プロセッサ1はデータ状態書込みエリア4aを
参照し、その内容からデータ受信中のパターンg3ol
が書込まれていることを検知することにょシ、通信完了
を知シ、ステップ5T31に戻る。
他のプロセッサ間通信方式を示すフロー図である。これ
によれば、プロセッサ1からプロセッサ2への送信側処
理における各ステップ5T31〜ステツプ5T37は、
第3図に示す場合の各ステップSTI〜ステップST7
までと同様である。この場合において、ステップ5T3
7では、プロセッサ1はデータ状態書込みエリア4aを
参照し、その内容からデータ受信中のパターンg3ol
が書込まれていることを検知することにょシ、通信完了
を知シ、ステップ5T31に戻る。
次に、プロセッサ2側の割込処理では、プロセッサ2は
共有メモリ4のエリア4Aを先端から順に調べていき、
相手先プロセッサ情報書込みエリア4bの内容を調べ、
自己と一致するパターンがあるか否かを調べ(ステップ
5T61)、一致するパターンがある場合には、続いて
データ状態書込みエリア4aを調べ、データ有のパター
ン″20”が書かれているか否かを調べる(ステップ5
T62)。
共有メモリ4のエリア4Aを先端から順に調べていき、
相手先プロセッサ情報書込みエリア4bの内容を調べ、
自己と一致するパターンがあるか否かを調べ(ステップ
5T61)、一致するパターンがある場合には、続いて
データ状態書込みエリア4aを調べ、データ有のパター
ン″20”が書かれているか否かを調べる(ステップ5
T62)。
ここで、ステップ5T61.ステップ5T62のいずれ
かの判定結果が否定された(NOになる)場合には、エ
リア4Aを先に進めて、共有メモリ4のエリア4A全部
を調べるまで、ステップ5T61の処理を繰少返しくス
テップ5T63)、全てのエリア4Aを完了すれば割込
処理を終了する。一方、ステップ5T62で、データ有
と判定された場合には、データ状態書込みエリア4aに
データ受信中のパターン130“を書込み(ステップ5
T64 ) 、割込処理を終了する。
かの判定結果が否定された(NOになる)場合には、エ
リア4Aを先に進めて、共有メモリ4のエリア4A全部
を調べるまで、ステップ5T61の処理を繰少返しくス
テップ5T63)、全てのエリア4Aを完了すれば割込
処理を終了する。一方、ステップ5T62で、データ有
と判定された場合には、データ状態書込みエリア4aに
データ受信中のパターン130“を書込み(ステップ5
T64 ) 、割込処理を終了する。
一方、プロセッサ2の処理では、このプロセッサ2が共
有メモリ4のエリア4Aを先頭がら)@に調べていき、
さらに相手先プロセッサ情報書込みエリア4bの内容を
調べ、自己と一致するパターンがあるか否かを判定する
(ステップ5T71)。次に、プロセッサ2はデータ状
態書込みエリア4aの内容を調べて、データ有のパター
ンがあるか否かを調べ、データ有のパターンがない場合
またはステップ5T71で自己と一致するパターンがな
い場合には、エリア4Aを先に進め、このエリア4Aの
全部を調べるまで、ステップ5T71の処理を繰り返す
(ステップ5T73)。ステップ5T72でデータ受信
中である場合には、プロセッサ2は通信データ書込みエ
リア4cの内容を受信し、その内容にもとづく処理を実
行する(ステップ5T74)。続いて、プロセッサ2は
データ状態書込みエリア4aにデータ無のパターンl0
01を書込む(ステップ5T75)。
有メモリ4のエリア4Aを先頭がら)@に調べていき、
さらに相手先プロセッサ情報書込みエリア4bの内容を
調べ、自己と一致するパターンがあるか否かを判定する
(ステップ5T71)。次に、プロセッサ2はデータ状
態書込みエリア4aの内容を調べて、データ有のパター
ンがあるか否かを調べ、データ有のパターンがない場合
またはステップ5T71で自己と一致するパターンがな
い場合には、エリア4Aを先に進め、このエリア4Aの
全部を調べるまで、ステップ5T71の処理を繰り返す
(ステップ5T73)。ステップ5T72でデータ受信
中である場合には、プロセッサ2は通信データ書込みエ
リア4cの内容を受信し、その内容にもとづく処理を実
行する(ステップ5T74)。続いて、プロセッサ2は
データ状態書込みエリア4aにデータ無のパターンl0
01を書込む(ステップ5T75)。
第5図はこの発明の他の実施例を説明するマルチプロセ
ッサシステムであシ、これが第1図に示したものと異な
るのは、各プロセッサ1.2.3の相互をつなぐ割込信
号ライン中に、各割込信号12.21 、[3,31,
23,32をそれぞれ選択する割込信号の選択回路14
,15.16,17.18.19を設けた点である。
ッサシステムであシ、これが第1図に示したものと異な
るのは、各プロセッサ1.2.3の相互をつなぐ割込信
号ライン中に、各割込信号12.21 、[3,31,
23,32をそれぞれ選択する割込信号の選択回路14
,15.16,17.18.19を設けた点である。
第6図はこの実施例によるプロセッサ間通信方式を示す
70−図である。これによれば、プロセッサ1からプロ
セッサ2への送信側処理におけるステップ5T81〜ス
テツプ5T86は、第3図に示すステップSTI〜ステ
ップST6と同様である。この場合において、ステップ
5T86ではプロセッサ1が割込信号12を用いて、プ
ロセッサ2に割込を発生させ、通信要求を通知し、ステ
ップ5T81に戻る。
70−図である。これによれば、プロセッサ1からプロ
セッサ2への送信側処理におけるステップ5T81〜ス
テツプ5T86は、第3図に示すステップSTI〜ステ
ップST6と同様である。この場合において、ステップ
5T86ではプロセッサ1が割込信号12を用いて、プ
ロセッサ2に割込を発生させ、通信要求を通知し、ステ
ップ5T81に戻る。
次に、プロセッサ2の割込処理では、まず、プロセラ?
2が割込通知72グINTに割込受信パターンl FF
lを書込み(ステップ5T91)、他のプロセッサよ
シの割込信号の選択回路14.16をオフにして割込禁
止としくステップ5T92)、割込処理を終了する。
2が割込通知72グINTに割込受信パターンl FF
lを書込み(ステップ5T91)、他のプロセッサよ
シの割込信号の選択回路14.16をオフにして割込禁
止としくステップ5T92)、割込処理を終了する。
一方、プロセッサ2の受信処理では、割込通知フラグI
NTの内容を調べ、割込受信パターン1 FF 1が有
るか否かを判定しくステップ5TIOI )、有る場合
にはカウント値工をクリアする(ステップ5T102)
。次に、プロセッサ2は共有メモリ4内のエリア4Aを
先頭から順に調べていき、さらに相手先のプロセッサ2
の内容を調べて、自己と一致するパターン1B1が書か
れているか否かを判定する(ステップ5T103 )。
NTの内容を調べ、割込受信パターン1 FF 1が有
るか否かを判定しくステップ5TIOI )、有る場合
にはカウント値工をクリアする(ステップ5T102)
。次に、プロセッサ2は共有メモリ4内のエリア4Aを
先頭から順に調べていき、さらに相手先のプロセッサ2
の内容を調べて、自己と一致するパターン1B1が書か
れているか否かを判定する(ステップ5T103 )。
この判定の結果、書かれている場合には、データ状態書
込みエリア4aの内容を調べて、データ有のパターンが
有るか否かを判定しくステップ5T104 ) 、デー
タ有のパターンがない場合あるいはステップ5T103
でパターンIB−が書かれていない場合には、ステップ
5T108に移行する。次に、ステップST 104で
データ有と判定された場合には、カウント値Iをインク
リメントしくステップ5T105 ) 、通信データ書
込みエリア4cの内容を受けて、所定のデータ処理を行
う(ステップ5T106 )。また、プロセッサ2はデ
ータ状態書込みエリア4aKデータ無のパターンWoo
lを書込み(ステップ5T107 )、エリア4Aを先
に進めて、共有メモリ4のエリア4Aのすべてを調べて
ステップ5T103以下の処理を繰シ返し実行する(ス
テップ5T108 )。こうして、カウント値■の値を
調べ、0でなければステップ5T102以下の処理を繰
シ返す(ステップ5T109 )。続りて、カウント値
工が0ならば、割込通信フラグINTの内容を調べ、割
込受信パターンII FF lが格納されていなければ
、ステップ5TIOI以下の処理を繰シ返しくステップ
5T110)、割込通知フラグINTに割込完了パター
ンloomを格納する(ステラ7’5T111)。そし
て、他のプロセッサよシの割込信号の選択回路14.1
6をオンにして、割込許可にする(ステップ5T112
)。
込みエリア4aの内容を調べて、データ有のパターンが
有るか否かを判定しくステップ5T104 ) 、デー
タ有のパターンがない場合あるいはステップ5T103
でパターンIB−が書かれていない場合には、ステップ
5T108に移行する。次に、ステップST 104で
データ有と判定された場合には、カウント値Iをインク
リメントしくステップ5T105 ) 、通信データ書
込みエリア4cの内容を受けて、所定のデータ処理を行
う(ステップ5T106 )。また、プロセッサ2はデ
ータ状態書込みエリア4aKデータ無のパターンWoo
lを書込み(ステップ5T107 )、エリア4Aを先
に進めて、共有メモリ4のエリア4Aのすべてを調べて
ステップ5T103以下の処理を繰シ返し実行する(ス
テップ5T108 )。こうして、カウント値■の値を
調べ、0でなければステップ5T102以下の処理を繰
シ返す(ステップ5T109 )。続りて、カウント値
工が0ならば、割込通信フラグINTの内容を調べ、割
込受信パターンII FF lが格納されていなければ
、ステップ5TIOI以下の処理を繰シ返しくステップ
5T110)、割込通知フラグINTに割込完了パター
ンloomを格納する(ステラ7’5T111)。そし
て、他のプロセッサよシの割込信号の選択回路14.1
6をオンにして、割込許可にする(ステップ5T112
)。
なお、上記実施例ではプロセッサ1からプロセッサ2へ
の送信の例を示したが、例えばプロセッサ3からプロセ
ッサ2への送信なども同様にして実行できる。
の送信の例を示したが、例えばプロセッサ3からプロセ
ッサ2への送信なども同様にして実行できる。
また、上記実施例ではプロセッサ1.2.3の3台を設
けた場合について述べたが、4台以上としてもよく、上
記実施例と同様の効果を奏する。
けた場合について述べたが、4台以上としてもよく、上
記実施例と同様の効果を奏する。
以上のように、この発明によれば複数台のプロセッサの
プロセッサ間の通信を共有メモリを複数のエリアに分割
し、送信が発生する毎に、送信プロセッサがデータ無の
上記エリアを捜し、このエリアにデータ有の情報と、相
手プロセッサの情報と、通信データとを格納し、相手プ
ロセッサに通知するように構成したので、プロセッサの
数が増大した場合においても、プロセッサ間通信のオー
バヘッドを減らし、かつ共有メモリのメモリサイX 7
’ oセッサの数が増大しても、プロセッサ数ニ比して
共有メモリを増大する必要のないものが得られる効果が
ある。
プロセッサ間の通信を共有メモリを複数のエリアに分割
し、送信が発生する毎に、送信プロセッサがデータ無の
上記エリアを捜し、このエリアにデータ有の情報と、相
手プロセッサの情報と、通信データとを格納し、相手プ
ロセッサに通知するように構成したので、プロセッサの
数が増大した場合においても、プロセッサ間通信のオー
バヘッドを減らし、かつ共有メモリのメモリサイX 7
’ oセッサの数が増大しても、プロセッサ数ニ比して
共有メモリを増大する必要のないものが得られる効果が
ある。
第1図はこの発明の一実施例による共有メモリによるプ
ロセッサ間通信方式を示すマルチプロセッサシステムの
ブロック接続図、第2図はこの発明の一実施例による共
有メモリの構成を示す説明図、第3図はこの発明の一実
施例による共有メモリによるプロセッサ間通信方式の処
理手順を示すフロー図、第4図はこの発明の他の実施例
による共有メモリによるプロセッサ間通信方式の処理手
順を示すフロー図、第5図はこの発明の他の実施例によ
る共有メモリによるプロセッサ間通信方式を示すマルチ
プロセッサシステムを示すブロック接続図、第6図は第
5図に示すプロセッサ間通信方式の処理手順を示すフロ
ー図、第7図は従来の共有メモリによるプロセッサ間通
信方式を示すマルチプロセッサシステムを示すブロック
接続図、第8図は従来の共有メモリによるプロセッサ間
通信方式の処理手順を示すフロー図である。 1.2.3はプロセッサ、4は共有メモリ、Sr2はデ
ータ書込み中パターン書込みステップ、Sr1は相手先
プロセッサ書込みステップ、 Sr1はデータ書込みス
テップ、Sr5はデータ有書込みステップ、 Sr6は
割込発生ステップ、 Sr1は戻システップ、5TII
は内容一致判定ステップ、5T12はデータ有無判定ス
テップ、5T13は全エリア判定ステップ、5T15は
データ無パターン書込みステップ。 なお、図中、同一符号は同一、又は相当部分を示す。
ロセッサ間通信方式を示すマルチプロセッサシステムの
ブロック接続図、第2図はこの発明の一実施例による共
有メモリの構成を示す説明図、第3図はこの発明の一実
施例による共有メモリによるプロセッサ間通信方式の処
理手順を示すフロー図、第4図はこの発明の他の実施例
による共有メモリによるプロセッサ間通信方式の処理手
順を示すフロー図、第5図はこの発明の他の実施例によ
る共有メモリによるプロセッサ間通信方式を示すマルチ
プロセッサシステムを示すブロック接続図、第6図は第
5図に示すプロセッサ間通信方式の処理手順を示すフロ
ー図、第7図は従来の共有メモリによるプロセッサ間通
信方式を示すマルチプロセッサシステムを示すブロック
接続図、第8図は従来の共有メモリによるプロセッサ間
通信方式の処理手順を示すフロー図である。 1.2.3はプロセッサ、4は共有メモリ、Sr2はデ
ータ書込み中パターン書込みステップ、Sr1は相手先
プロセッサ書込みステップ、 Sr1はデータ書込みス
テップ、Sr5はデータ有書込みステップ、 Sr6は
割込発生ステップ、 Sr1は戻システップ、5TII
は内容一致判定ステップ、5T12はデータ有無判定ス
テップ、5T13は全エリア判定ステップ、5T15は
データ無パターン書込みステップ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 共有メモリを複数のプロセッサで共通に使用して相互に
データの通信を行うプロセッサ間通信方式において、送
信側のプロセッサが送信を開始する際、上記共有メモリ
内にデータ無のエリアを捜し、このエリアのデータ状態
エリアにデータ書込み中のパターンを書込むデータ書込
み中パターン書込みステップと、この書込みステップに
続いて、上記エリアの相手先プロセッサ情報書込みエリ
アにこの相手先プロセッサを示すパターンを書込む相手
先プロセッサ書込みステップと、上記エリアの通信デー
タ書込みエリアに送信する上記データを書込むデータ書
込みステップと、上記エリアのデータ状態エリアにデー
タ有のパターンを書込むデータ有書込みステップと、送
信側の上記プロセッサから相手先プロセッサに割込を発
生して通信要求する割込発生ステップと、上記相手先プ
ロセッサにおいて、上記共有メモリのエリアを先頭から
順に調べて、各相手先プロセッサ情報書込みエリアの内
容が自己と一致するか否かを判定する内容一致判定ステ
ップと、上記相手先プロセッサがデータ状態エリアの内
容を調べて、データ有か否かを判定するデータ有無判定
ステップと、上記相手先プロセッサ情報書込みエリアの
内容が自己と一致せず、または上記データ有でない場合
に、次のエリアを順次調べて、これを全部のエリアにつ
いて実施した後割込終了とする全エリア判定ステップと
、上記相手先プロセッサがデータ状態エリアにデータ無
のパターンを書込んで、割込処理を終了するデータ無パ
ターン書込みステップと、上記データ状態エリアへのデ
ータ無のパターンの書込みを検出したとき、送信側プロ
セッサが通信の完了を判定して上記パターン書込みステ
ップに戻る戻りステップとを備えたプロセッサ間通信方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2761389A JPH02207366A (ja) | 1989-02-08 | 1989-02-08 | プロセッサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2761389A JPH02207366A (ja) | 1989-02-08 | 1989-02-08 | プロセッサ間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02207366A true JPH02207366A (ja) | 1990-08-17 |
Family
ID=12225788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2761389A Pending JPH02207366A (ja) | 1989-02-08 | 1989-02-08 | プロセッサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02207366A (ja) |
-
1989
- 1989-02-08 JP JP2761389A patent/JPH02207366A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62206658A (ja) | 記憶管理装置 | |
| US7069305B2 (en) | Computer system and a data transfer method thereof using remote direct memory access | |
| CN113535425A (zh) | 一种数据发送方法、装置、电子设备及存储介质 | |
| US7062588B2 (en) | Data processing device accessing a memory in response to a request made by an external bus master | |
| JP3481308B2 (ja) | インターフェース装置、データ転送システム及びデータ転送方法 | |
| US20020040414A1 (en) | Multiprocessor system and transaction control method for the same | |
| JPH02207366A (ja) | プロセッサ間通信方式 | |
| US5943509A (en) | Small size inter-processor data transfer system | |
| EP0169909B1 (en) | Auxiliary memory device | |
| JPS61165170A (ja) | バス制御方式 | |
| US6904481B1 (en) | Bus sequence operation with automatic linking from current I/O information to subsequent I/O information | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP3356110B2 (ja) | 機能拡張システム及びそれに用いるデータ転送方法 | |
| JP3056169B2 (ja) | データ送受信方式とその方法 | |
| JP4411138B2 (ja) | データフロー制御方式、その回路、およびその方法 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JPH04287456A (ja) | 伝送制御装置 | |
| JPS61165160A (ja) | バス制御方式 | |
| JP2948380B2 (ja) | データ通信装置 | |
| JP3594952B2 (ja) | 中央システムの操作を実行するための中央システムと衛星システムとの間のリンク | |
| JPH03131953A (ja) | プロセッサ間通信装置 | |
| JPH0573509A (ja) | プロセツサ間通信方式 | |
| JPH103463A (ja) | プロセッサ間通信方法 | |
| JPH03180959A (ja) | インターフェース回路 | |
| JPH0511339B2 (ja) |