JPH04287456A - 伝送制御装置 - Google Patents
伝送制御装置Info
- Publication number
- JPH04287456A JPH04287456A JP3074264A JP7426491A JPH04287456A JP H04287456 A JPH04287456 A JP H04287456A JP 3074264 A JP3074264 A JP 3074264A JP 7426491 A JP7426491 A JP 7426491A JP H04287456 A JPH04287456 A JP H04287456A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- reception
- terminal device
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、端末装置が有するデ
ータを伝送路に送出する際の制御を行う伝送制御装置に
関するものである。
ータを伝送路に送出する際の制御を行う伝送制御装置に
関するものである。
【０００２】
【従来の技術】図６は従来の伝送制御装置を示すブロッ
ク図である。図において、１は端末装置、３１は端末装
置１と送信メモリ３２および受信メモリ３３との間のデ
ータ転送を司どる端末インタフェース部、１８は伝送路
、３４は伝送路１８にデータを送出するとともに伝送路
１８からデータを受信する伝送部である。また、３５は
転送起動信号、３６はデータ受信信号を示している。
ク図である。図において、１は端末装置、３１は端末装
置１と送信メモリ３２および受信メモリ３３との間のデ
ータ転送を司どる端末インタフェース部、１８は伝送路
、３４は伝送路１８にデータを送出するとともに伝送路
１８からデータを受信する伝送部である。また、３５は
転送起動信号、３６はデータ受信信号を示している。
【０００３】次に動作について説明する。端末装置１は
、送信したいデータがあると、そのデータを端末インタ
フェース部３１に渡す。端末インタフェース部３１は、
受け取ったデータを送信メモリ３２に書き込んだ後に、
伝送部１７に転送起動信号３５を出して送信の起動を要
求する。すると、伝送部１７は、送信メモリ３２の内容
を読み出して、それを伝送路１８に送出する。
、送信したいデータがあると、そのデータを端末インタ
フェース部３１に渡す。端末インタフェース部３１は、
受け取ったデータを送信メモリ３２に書き込んだ後に、
伝送部１７に転送起動信号３５を出して送信の起動を要
求する。すると、伝送部１７は、送信メモリ３２の内容
を読み出して、それを伝送路１８に送出する。
【０００４】一方、伝送部３４は、伝送路１８から受信
したデータを受信メモリ３３に書き込む。そして、デー
タ受信信号３６を端末インタフェース部３１に与える。 端末インタフェース部３１は、データの受信を知って、
受信メモリ３３からデータを読み出して、それを端末装
置１に与える。
したデータを受信メモリ３３に書き込む。そして、デー
タ受信信号３６を端末インタフェース部３１に与える。 端末インタフェース部３１は、データの受信を知って、
受信メモリ３３からデータを読み出して、それを端末装
置１に与える。
【０００５】
【発明が解決しようとする課題】従来の伝送制御装置は
以上のように構成されているので、端末装置１の数が増
加した場合、複数の端末装置１から同時にデータの送信
要求が発生すると、先に送信要求が受け付けられた側の
端末装置１のデータが伝送路１８に送出され終わるまで
他の送信要求が受け付けられず、端末装置１の処理効率
が低下するという課題があった。また、送信メモリ３２
へデータが書き込まれた後、送信起動のための処理が介
在するので伝送効率が低下するという課題があった。
以上のように構成されているので、端末装置１の数が増
加した場合、複数の端末装置１から同時にデータの送信
要求が発生すると、先に送信要求が受け付けられた側の
端末装置１のデータが伝送路１８に送出され終わるまで
他の送信要求が受け付けられず、端末装置１の処理効率
が低下するという課題があった。また、送信メモリ３２
へデータが書き込まれた後、送信起動のための処理が介
在するので伝送効率が低下するという課題があった。
【０００６】この発明は上記のような課題を解消するた
めになされたもので、複数の端末装置からデータ送信要
求が発生した場合に、その要求の受け付けまでの待時間
を低減させて、処理効率を向上させることができる伝送
制御装置を得ることを目的とする。
めになされたもので、複数の端末装置からデータ送信要
求が発生した場合に、その要求の受け付けまでの待時間
を低減させて、処理効率を向上させることができる伝送
制御装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る伝送制御
装置は、端末装置が出力した送信データを一時的に格納
する送信ＦＩＦＯメモリと、この送信ＦＩＦＯメモリに
データが書き込まれるとそのデータ中の送信起動データ
を出力させるとともに、書き込み制御信号を出力する送
信制御部と、書き込み制御信号に応じて、送信ＦＩＦＯ
メモリが出力した送信起動データを取り込み、その中に
含まれているデータ数情報に応じた数のデータを送信Ｆ
ＩＦＯメモリから読み出し、読み出したデータを伝送路
に送出する伝送部とを備えたものである。
装置は、端末装置が出力した送信データを一時的に格納
する送信ＦＩＦＯメモリと、この送信ＦＩＦＯメモリに
データが書き込まれるとそのデータ中の送信起動データ
を出力させるとともに、書き込み制御信号を出力する送
信制御部と、書き込み制御信号に応じて、送信ＦＩＦＯ
メモリが出力した送信起動データを取り込み、その中に
含まれているデータ数情報に応じた数のデータを送信Ｆ
ＩＦＯメモリから読み出し、読み出したデータを伝送路
に送出する伝送部とを備えたものである。
【０００８】
【作用】この発明における送信制御部は、送信ＦＩＦＯ
メモリにデータが書き込まれると、そのデータ中の送信
起動データを伝送部に与え、伝送部は、所定数のデータ
を送信ＦＩＦＯメモリから読み出す。
メモリにデータが書き込まれると、そのデータ中の送信
起動データを伝送部に与え、伝送部は、所定数のデータ
を送信ＦＩＦＯメモリから読み出す。
【０００９】
【実施例】以下、この発明の一実施例を図について説明
する。図１において、１〜３はそれぞれ端末装置、４は
端末インタフェース部、５は送信データが一時格納され
る送信ＦＩＦＯメモリであり、６は送信ＦＩＦＯメモリ
から出力されるビジー信号を示している。また、８は伝
送部１７に起動をかける送信制御部であり、９は送信Ｆ
ＩＦＯメモリ５から出力されるデータ有効信号、１０は
送信ＦＩＦＯメモリ５に与えられるチップセレクト信号
、１１は伝送部１７に与えられる書き込み制御信号、１
２は伝送部１７から出力される応答信号を示している。
する。図１において、１〜３はそれぞれ端末装置、４は
端末インタフェース部、５は送信データが一時格納され
る送信ＦＩＦＯメモリであり、６は送信ＦＩＦＯメモリ
から出力されるビジー信号を示している。また、８は伝
送部１７に起動をかける送信制御部であり、９は送信Ｆ
ＩＦＯメモリ５から出力されるデータ有効信号、１０は
送信ＦＩＦＯメモリ５に与えられるチップセレクト信号
、１１は伝送部１７に与えられる書き込み制御信号、１
２は伝送部１７から出力される応答信号を示している。
【００１０】７は受信データが一時格納される受信ＦＩ
ＦＯメモリ、１３は端末インタフェース部４に受信起動
をかける受信制御部であり、１４は受信ＦＩＦＯメモリ
７から出力されるデータ有効信号、１５は端末インタフ
ェース部４に与えられる受信割り込み信号、１６は受信
ＦＩＦＯメモリ７から出力されるビジー信号を示してい
る。また、１７は送信ＦＩＦＯメモリ５から読み出した
データを伝送路１８に送出するとともに、伝送路１８か
ら受信したデータを受信ＦＩＦＯメモリ７に書き込む伝
送部である。
ＦＯメモリ、１３は端末インタフェース部４に受信起動
をかける受信制御部であり、１４は受信ＦＩＦＯメモリ
７から出力されるデータ有効信号、１５は端末インタフ
ェース部４に与えられる受信割り込み信号、１６は受信
ＦＩＦＯメモリ７から出力されるビジー信号を示してい
る。また、１７は送信ＦＩＦＯメモリ５から読み出した
データを伝送路１８に送出するとともに、伝送路１８か
ら受信したデータを受信ＦＩＦＯメモリ７に書き込む伝
送部である。
【００１１】図２は送信制御部８の構成を示すブロック
図である。図において、２１はデータ有効信号によって
起動されるＦＩＦＯリード制御部、２２はＦＩＦＯリー
ド制御部２１が出力する伝送部アクセス起動信号１９に
よって起動され書き込み制御信号１１を生成する伝送部
ライト制御部、２３は伝送部アクセス起動信号１９によ
って起動されアドレス２０を生成するアドレス生成部で
ある。
図である。図において、２１はデータ有効信号によって
起動されるＦＩＦＯリード制御部、２２はＦＩＦＯリー
ド制御部２１が出力する伝送部アクセス起動信号１９に
よって起動され書き込み制御信号１１を生成する伝送部
ライト制御部、２３は伝送部アクセス起動信号１９によ
って起動されアドレス２０を生成するアドレス生成部で
ある。
【００１２】次に動作について説明する。まず、端末装
置１がデータを送信する場合について説明する。端末装
置１は送信起動データ（データ長およびデータ属性）と
ともにユーザデータを端末インタフェース部４に出力す
る。端末インタフェース部４は、送信ＦＩＦＯメモリ５
にそれらの送信データを書き込む。送信ＦＩＦＯメモリ
５にデータが書き込まれると、データ有効信号９が有意
になるので、送信制御部８は、その有意となったデータ
有効信号９により起動する。
置１がデータを送信する場合について説明する。端末装
置１は送信起動データ（データ長およびデータ属性）と
ともにユーザデータを端末インタフェース部４に出力す
る。端末インタフェース部４は、送信ＦＩＦＯメモリ５
にそれらの送信データを書き込む。送信ＦＩＦＯメモリ
５にデータが書き込まれると、データ有効信号９が有意
になるので、送信制御部８は、その有意となったデータ
有効信号９により起動する。
【００１３】送信制御部５は、図３のフローチャートお
よび図４のタイミング図に示すように動作する。すなわ
ち、有意なデータ有効信号９によって起動されると（ス
テップＳＴ１）、伝送部１７の応答信号１２により、現
在伝送中でないことを確認する（ステップＳＴ２）。伝
送中であれば、伝送終了まで待機する。伝送中でなけれ
ば、ＦＩＦＯリード制御部２１がチップセレクト信号１
０を出力し（図４（ｂ）参照）、送信ＦＩＦＯメモリ５
から送信起動データを出力させる（ステップＳＴ３）。 同時に、伝送部アクセス起動信号１９を発生する。その
伝送部アクセス起動信号１９に応じてアドレス生成部２
３は、送信起動データが格納される伝送部１７のアドレ
ス２０を出力し、伝送部ライト制御部２２が書き込み制
御信号１１を出力する（ステップＳＴ４）。
よび図４のタイミング図に示すように動作する。すなわ
ち、有意なデータ有効信号９によって起動されると（ス
テップＳＴ１）、伝送部１７の応答信号１２により、現
在伝送中でないことを確認する（ステップＳＴ２）。伝
送中であれば、伝送終了まで待機する。伝送中でなけれ
ば、ＦＩＦＯリード制御部２１がチップセレクト信号１
０を出力し（図４（ｂ）参照）、送信ＦＩＦＯメモリ５
から送信起動データを出力させる（ステップＳＴ３）。 同時に、伝送部アクセス起動信号１９を発生する。その
伝送部アクセス起動信号１９に応じてアドレス生成部２
３は、送信起動データが格納される伝送部１７のアドレ
ス２０を出力し、伝送部ライト制御部２２が書き込み制
御信号１１を出力する（ステップＳＴ４）。
【００１４】このようにして、送信起動データが与えら
れた伝送部１７は、送信起動データで指定されたデータ
数分のデータ、すなわちユーザデータを読み出し、それ
を伝送路１８に送出する（ステップＳＴ５）。なお、端
末装置１から出力された送信データが送信ＦＩＦＯメモ
リ５に格納されると、ビジー信号６が有意でない限り、
直ちに他の端末装置２，３の送信要求は端末インタフェ
ース部４に受け付けられる。
れた伝送部１７は、送信起動データで指定されたデータ
数分のデータ、すなわちユーザデータを読み出し、それ
を伝送路１８に送出する（ステップＳＴ５）。なお、端
末装置１から出力された送信データが送信ＦＩＦＯメモ
リ５に格納されると、ビジー信号６が有意でない限り、
直ちに他の端末装置２，３の送信要求は端末インタフェ
ース部４に受け付けられる。
【００１５】次にデータ受信時の動作について説明する
。伝送部１７は、伝送路１８からデータを受信すると、
その受信データを受信ＦＩＦＯメモリ７に書き込む。す
ると、データ有効信号１４が有意となるので、その有意
なデータ有効信号１４により起動された受信制御部１３
は、端末インタフェース部４に受信割り込み信号１５を
出力する。端末インタフェース部４は、受信割り込み信
号１５を受けると、受信ＦＩＦＯメモリ７から受信デー
タを読み出して、それを該当する端末装置１，２，３に
出力する。
。伝送部１７は、伝送路１８からデータを受信すると、
その受信データを受信ＦＩＦＯメモリ７に書き込む。す
ると、データ有効信号１４が有意となるので、その有意
なデータ有効信号１４により起動された受信制御部１３
は、端末インタフェース部４に受信割り込み信号１５を
出力する。端末インタフェース部４は、受信割り込み信
号１５を受けると、受信ＦＩＦＯメモリ７から受信デー
タを読み出して、それを該当する端末装置１，２，３に
出力する。
【００１６】なお、受信メモリがＦＩＦＯであるため、
さらに伝送路１８からデータを受信した場合には、受信
ＦＩＦＯメモリ７への書き込みが可能である。また、受
信ＦＩＦＯメモリ７がデータフルとなった場合には、ビ
ジー信号１６が有意となり、伝送部１７は、ビジー信号
１６が有意の間は、受信ＦＩＦＯメモリへの書き込みが
禁止される。
さらに伝送路１８からデータを受信した場合には、受信
ＦＩＦＯメモリ７への書き込みが可能である。また、受
信ＦＩＦＯメモリ７がデータフルとなった場合には、ビ
ジー信号１６が有意となり、伝送部１７は、ビジー信号
１６が有意の間は、受信ＦＩＦＯメモリへの書き込みが
禁止される。
【００１７】また、送信データの形式として図５に示し
たものを用いたが、その形式は他の形式であってもよい
。
たものを用いたが、その形式は他の形式であってもよい
。
【００１８】
【発明の効果】以上のようにこの発明によれば、伝送制
御装置を、端末装置が出力した送信データを送信ＦＩＦ
Ｏメモリに格納し、送信ＦＩＦＯメモリから読み出した
送信データに含まれている送信起動データが示すデータ
数分のデータを、送信ＦＩＦＯメモリから読み出して伝
送路に送出するように構成したので、端末装置から出力
された送信データを受け取って伝送路に送出するまでの
処理が効率化され、かつ、端末装置の送信要求を即時に
受け付けられることにより端末装置の処理能力を向上さ
せることができるものが得られる効果がある。
御装置を、端末装置が出力した送信データを送信ＦＩＦ
Ｏメモリに格納し、送信ＦＩＦＯメモリから読み出した
送信データに含まれている送信起動データが示すデータ
数分のデータを、送信ＦＩＦＯメモリから読み出して伝
送路に送出するように構成したので、端末装置から出力
された送信データを受け取って伝送路に送出するまでの
処理が効率化され、かつ、端末装置の送信要求を即時に
受け付けられることにより端末装置の処理能力を向上さ
せることができるものが得られる効果がある。
【図１】この発明の一実施例による伝送制御装置を示す
ブロック図である。
ブロック図である。
【図２】送信制御部の構成を示すブロック図である。
【図３】送信制御部の動作を示すフローチャートである
。
。
【図４】送信制御部の入出力信号のタイミングの一例を
示すタイミング図である。
示すタイミング図である。
【図５】送信データの形式の一例を示す説明図である。
【図６】従来の伝送制御装置を示すブロック図である。
４ 端末インタフェース部
５ 送信ＦＩＦＯメモリ
７ 受信ＦＩＦＯメモリ
８ 送信制御部
１３ 受信制御部
１７ 伝送部
２１ ＦＩＦＯリード制御部
２２ 伝送部ライト制御部
２３ アドレス生成部
Claims (1)
- 【請求項１】 端末装置と伝送路との間に設けられ前
記端末装置と前記伝送路との間の送受信制御を行う伝送
制御装置において、前記端末装置が出力した送信データ
を一時的に格納する送信ＦＩＦＯメモリと、この送信Ｆ
ＩＦＯメモリにデータが書き込まれるとそのデータ中の
送信起動データを出力させるとともに書き込み制御信号
を出力する送信制御部と、前記書き込み制御信号に応じ
て、前記送信ＦＩＦＯメモリから出力された送信起動デ
ータを取り込んで、その中に含まれているデータ数情報
に従って前記送信ＦＩＦＯメモリからデータを読み出し
、読み出したデータを前記伝送路に送出する伝送部とを
備えたことを特徴とする伝送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074264A JPH04287456A (ja) | 1991-03-15 | 1991-03-15 | 伝送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074264A JPH04287456A (ja) | 1991-03-15 | 1991-03-15 | 伝送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287456A true JPH04287456A (ja) | 1992-10-13 |
Family
ID=13542098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3074264A Pending JPH04287456A (ja) | 1991-03-15 | 1991-03-15 | 伝送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007074486A (ja) * | 2005-09-08 | 2007-03-22 | Hitachi Kokusai Electric Inc | 通信システム |
-
1991
- 1991-03-15 JP JP3074264A patent/JPH04287456A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007074486A (ja) * | 2005-09-08 | 2007-03-22 | Hitachi Kokusai Electric Inc | 通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0146892B2 (ja) | ||
| KR100944892B1 (ko) | 버스 시스템 및 버스 인터페이스 | |
| JP2005504392A (ja) | バス・システムおよびバス・インターフェース | |
| US6058440A (en) | Programmable and adaptive resource allocation device and resource use recorder | |
| US6584512B1 (en) | Communication DMA device for freeing the data bus from the CPU and outputting divided data | |
| JP2005504393A (ja) | バス・システムおよびバス・インターフェース | |
| JPH04287456A (ja) | 伝送制御装置 | |
| JP3304395B2 (ja) | データ転送装置及びデータ転送方法 | |
| CN100419851C (zh) | 移动终端及用于控制该移动终端的系统和方法 | |
| KR100327388B1 (ko) | 디지털 방송의 메모리 제어 장치 | |
| JPS61233857A (ja) | デ−タ転送装置 | |
| JPH0581165A (ja) | データ転送回路 | |
| JP2588514Y2 (ja) | 通信制御装置 | |
| JPS61250758A (ja) | 通信制御装置 | |
| JP2001195298A (ja) | 不揮発メモリ書込方法 | |
| JPH0235500B2 (ja) | ||
| JPH11338759A (ja) | エンコーダ装置の双方向通信方法 | |
| JPH0471224B2 (ja) | ||
| JPH03180959A (ja) | インターフェース回路 | |
| JPH06162283A (ja) | Ｉｃカード用データ転送装置 | |
| JPH11110337A (ja) | データ転送方法及びその装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH0586577B2 (ja) | ||
| JPH10340249A (ja) | 同期バス周波数変換装置 | |
| JPS61121571A (ja) | フアクシミリ装置 |