JPH02207524A - 微細加工方法およびその製造装置 - Google Patents

微細加工方法およびその製造装置

Info

Publication number
JPH02207524A
JPH02207524A JP2745389A JP2745389A JPH02207524A JP H02207524 A JPH02207524 A JP H02207524A JP 2745389 A JP2745389 A JP 2745389A JP 2745389 A JP2745389 A JP 2745389A JP H02207524 A JPH02207524 A JP H02207524A
Authority
JP
Japan
Prior art keywords
film
etching
etched
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2745389A
Other languages
English (en)
Inventor
Yasuhiro Mochizuki
康弘 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2745389A priority Critical patent/JPH02207524A/ja
Publication of JPH02207524A publication Critical patent/JPH02207524A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は半導体の微細加工用のドライエツチング法に係
り、特に垂直な異方性の優れた光励起ドライエツチング
を用いた微細加工方法およびその製造装置に関する。
〔従来の技術〕
光励起ドライエツチングは等方的なエツチングであり微
細化に必要な垂直異方性エツチングが困難である。これ
は気相の反応ガスが励起し、等方的な拡散により被エツ
チング膜表面に到達して反応するためと考えられている
従来、光励起ドライエツチングにおいて微細加工に必要
な垂直異方性エツチングするため、反応性イオンエツチ
ング法(RIE)と併用する方法やRIEのメカニズム
に基づいて側壁保護膜を形成しながら光励起ドライエツ
チングする方法が提案されている。前者の例として特開
昭62−30324号、後者の例として特開昭61−7
5529号、特開昭60−165725号、特開昭60
−165725号などが挙げられる。
〔発明が解決しようとする課題〕
上記従来技術は、前者はRIEと光励起ドライエツチン
グの二種類の複合設備が必要であり、プロセス制御も繁
雑である。また後者は、ドライエツチングと側壁保護膜
形成用のCVDと二つの個別条件を同時に制御する必要
がありプロセス条件の設定が極めて難しい。
本発明の目的は、光励起ドライエツチングにおいて、一
つの反応システムによりかつ容易な条件制御により微細
パターンの異方性エツチングを達成することにある。
〔課題を解決するための手段〕
上記目的は、絶縁物上の半導体、金属、半導体と金属の
化合物の単層又は複合層の光励起ドライエツチングにお
いて、エツチングガスの圧力が比較的高い状態で2倍以
上のオーバーエツチング即ち所定の膜厚をエツチングす
るのに要する時間の2倍以上の時間エツチングすること
により達成される。
この方法においては、光励起ドライエツチングは半導体
等を選択的にエツチングするが、下地の絶縁物は全くエ
ツチングしない。このためオーバーエツチングしても下
地の絶縁物は良好な形状を保つことができる。−力積方
向のエツチング(サイドエツチング、アンダーカット)
は、エツチングの当初は通常の等方的なサイドエツチン
グ形状であるが、下地の絶縁物が露出すると絶縁物に近
い部分のエツチング速度が大きくなり次第に垂直な側面
が得られる。特にエツチングガスの圧力が大きい程、膜
厚方向のエツチング速度が大きくなるためサイドエツチ
ング量(アンダーカット量)は相対的に少ない。このた
め予めマスクサイズをサイドエツチング量を見込んで大
きく作成しておくことによりパターンサイズの適正な異
方性エツチングが達成できる。
〔作用〕
本発明者は、光励起ドライエツチングの機構をエツチン
グ速度の観点から詳細に調べた。その結果、半導体等の
光励起ドライエツチングは次の過程で進行することが判
った。
i)気相のエツチングガスが被エツチング基板(半導体
膜)に吸着する。
ii)吸着種が励起光を吸収し、半導体膜と反応する。
この結果、等方的なエツチングが進行する。
この時、励起光の照射方法は被エツチング基板に直接照
射させた場合及び、被エツチング基板上の気相を通過さ
せた場合のいずれでもよい。
後者の場合は励起光は気相のエツチングガスによりレイ
リー散乱され被エツチング基板上の吸着種に光照射され
るためである。またエツチングガスの圧力が高い場合は
、気相におけ委吸収が大きくなり、散乱光による廻り込
みは小さくなる。このためマスクの下部への光照射量は
少なくなり、サイドエツチング量を少なくできる。
被エツチング膜をエツチングし、下地の絶縁物が露出し
た場合は、光吸収して励起した吸着種はマイグレーショ
ンし下地に接している部分の半導体の側壁のエツチング
に寄与する。これにより側壁は下部のエツチング量が大
きくなり。
断面形状は次第に垂直に近ずく。
■)反応生成物が脱着する。
上記反応過程によりオーバエツチング量を制御すると異
方性エツチングが達成できる。
〔実施例〕
本発明の実施例を図面を用いて詳細に説明する。
失凰且よ 第1図は本発明による光励起ドライエツチングの過程を
示す断面模式図である。
第1図(a)は被エツチング基板上で、Si単結晶基板
2上にSiO2膜3.多結晶Si膜4が積層されたもの
である。Si単結晶基板2の品位は製法CZ、導電型P
型、抵抗率10Ω・■、結晶方位(100)面2表面仕
上げ超ミラー、厚み450μm、直径100φである。
S i 02膜3は上記Si単結晶基板を850℃、3
5分間、酸素と水蒸気の混合気流で熱酸化により形成し
、膜厚24nmである。多結晶Si膜4は、SiH+を
原料とした減圧CVD法により、温度643℃。
圧力0.8mbar、反応時間37.5分の反応条件で
膜厚500nm堆積させた。その後、P OCQ aを
用いて950℃、10分のリン拡散と引続き窒素雰囲気
中の30分の熱処理してn型とした。この時多結晶Si
膜の抵抗率は13Ω/口で、リン濃度は厚さ方向にほぼ
均一で約8 X 10 ”atoms/印3である。
第1図(b)は多結晶Si4エツチング用マスク5を形
成した状態を示す。マスク5は5iOz膜であり、これ
は、S i  (OC2HIS)4と02を用いた減圧
CVD法により740℃、 Q、3mbar 。
20分の反応条件で膜厚1100n堆積し、950℃で
デンシファイ(Hl、密化熱処理)したものである、こ
のSi○2膜上にホトリソグラフィによりレジストパタ
ーンを形成し、5iOz膜をHFとN H4F の混合
液(容積比1:6)25℃、90sエツチングし、その
後ホトレジストを除去したものである。マスクパターン
サイズはライン及びスペースが各々0.8〜20μmの
各種を形成した。
なおここで5iOz膜のエツチングにウェット法を用い
た理由は、下地の多結晶Si膜4のエツチングを防ぐた
めである。
第1図(c)は上記被エツチング基板1を光励起ドライ
エツチングにより、はぼ多結晶Si膜4をエツチングし
た状態を示す。エツチングは膜厚方向のみならず、5i
Oz膜マスク5の下の横方向にも膜厚方向の約半分のエ
ツチングが見られる。
光励起ドライエツチング装置及びプロセスは後で詳しく
説明する。
第1図(d)は光励起ドライエツチングを更に続けて、
(c)の時間の1.5倍エツチングした状態を示す、下
地の5iOz膜3は完全に露出し、多結晶Si膜4の側
壁、特にアンダーカット部は(c)より傾斜が強くなっ
ている。
第1図(e)は光励起ドライエツチングを更に続けて、
(c)の時間の2倍エツチングした状態を示す、多結晶
Si膜4はマスク5に対してはアンダーカットがあるが
、側壁の形状は垂直に異方性エツチングされている。下
地の5iOz膜3及びマスクのSi○2膜5はいずれも
全くエツチングされず、オーバーエツチングしたことに
よる凹凸や粗れは生じていない。
この様にして微細加工した半導体基板は、加工前と比べ
て下地の5iOz膜3の絶縁耐圧は8X108V/■で
全く劣化なく、また電圧−容量特性から測定したフラッ
トバンド電圧も変化せずダメージを受けていないことが
確認できた。
第2図は、上記の本発明により光励起ドライエツチング
した多結晶Si膜の断面の走査型電子顕微鏡写真を示す
。第2図(a)は下地のSiO2膜が露出する直前で、
多結晶Si膜は厚さ方向のエツチング量の約半分のサイ
ドエツチングが見られ、所謂finite under
cutが生じている。第2図(b)は2倍のオーバエツ
チングした状態で、下地の5iOz膜は平坦であり、多
結晶Si膜のサイドエツチング量は厚さ方向の約3/4
でありかつ垂直である。
第3図は、本発明に用いた光励起ドライエツチング装置
の模式図を示す。
装置は、反応室及びロードロック室系10.励起光源及
び照射光学系叉立、ガス供給系主立、排気系生立より成
る。
反応室11はステンレス製で、光入射窓12゜冷却用試
料支持台13.ガス導入口及び排気口を有し、ゲートバ
ルブ14を介してロードロック室15と接続している。
反応室11の大きさは6′φ被エツチング基板16の枚
葉処理用である。支持台13と光入射窓12の間隔は8
mmであり、これはエツチングガスが励起光を吸収して
被エツチング基板16表面の照射光が低下するのを防止
するため、装置組立の必要最小限の値である。
光入射窓12は波長185nm (低圧水銀ランプの共
鳴線)までの真空紫外線を透過させるため合成石英製で
ある。
試料支持台13はペルチェ効果を用いた電子冷凍で一6
0℃まで冷却できる。
ロードロック室15は加熱用試料支持台16を有し、こ
れはハロゲンランプ17が内蔵されており最高600℃
まで120秒で加熱でき、被エツチング基板の表面に吸
着しているガスの脱着に用いる。
励起光源系20は低圧水銀ランプ、高圧水銀ランプ、エ
キシマレーザの3種類の光源を装備している。但し一度
に照射できる光源はいずれか一種類である。ランプハウ
スは光吸収のない窒素雰囲である。
低圧水銀ランプは電力450Wで被エツチング基板16
表面における照度は、波長λ=185nmで4 、2 
m W / cxr ”、λ=254nmで60mW/
■2である。
高圧水銀ランプは電力2kWで凹面鏡で集光し照度はλ
=365nm附近で180mW/cm”λ=4Q5nm
附近で80mW/am” + λ=436nm附近で1
50mW/an”であり、それより長波長の光は被エツ
チング基板の加熱を防ぐためフィルターで除去した。
エキシマレーザ−は、ArF(λ=193nmLKrF
 (λ=249nm)、XeCQ (λ=3081m)
等の発光が可能で、最大繰返し周波数100七、1パル
ス当りの最大エネルギー200mJ、ビームサイズ6×
221m2であり、直交する二枚のミラーにより被エツ
チング基板16の表面を走査できる。
ガス供給系旦は、エツチングガスとしてHCQ、CQx
をマスフローコントローラ31で流量制御し、バルブ3
2によりパルス状に供給できる。
排気系40はターボ型粗引ポンプ41.42とターボ分
子ポンプ43.44より成る。それぞれのポンプの排気
速度は粗引ポンプ41及び42は12001/min、
ターボ分子ポンプ43及び44は500 Q /win
で、到達圧力は10−”Torrである。
光励起ドライエツチングのプロセス手順は次の通りであ
る。
被エツチング基板をロードロック室15の加熱用試料支
持台16にセットし、排気系41,43により10−7
Torr以下に排気後、ハロゲンランプ17により25
0〜350℃に加熱し、表面の吸着ガスを脱着させる。
被エツチング基板表面に水分や酸素等の吸着があると、
光励起ドライエツチングのスタートが遅れ、ばらつきの
要因となるためである。
次にゲートバルブ14を開けて被エツチング基板16を
反応室11の冷却用試料支持台13に搬送し、0〜−1
0℃に冷却する。
反応室11にエツチングガスとしてMCIIIを50 
m Q /minの流量でパルス幅1s、周期2sで供
給し、エツチングガスの供給のOFF時には、バルブ4
5を開けて排気速度2〜3Q/minでゆっくり排気す
る。反応室11内の圧力は500〜600 Torrか
ら700Torrである。
励起光源としては低圧水銀ランプ(λ=185nm及び
254nm)を用いて連続的に被エツチング基板16の
表面を照射する。
この条件による多結晶Si膜のエツチング速度は120
 n m/minであり、第1図に示したサンプルは約
4分でほぼ多結晶Si膜がエツチング除去され、8分で
側壁が垂直な異方性パターニングができる。
光励起ドライエツチング終了後、被エツチング基板16
はロードロック室に搬送され、そこから取出す。
去11例42 被エツチング膜として、実施例1と同様の多結晶Si膜
(膜厚200nm)上に、M o S i 2をスパッ
タ法により厚さ300nm堆積させ、積層膜の光励起ド
ライエツチングを試みた。
光励起ドライエツチングは、エツチングガスとしてCQ
z、励起光源としてXeCQエキシマレーザ(100H
z、l0W)を用いた。CQ zは、Mo5iz膜と多
結晶Si膜のエツチング速度がほぼ等しいエツチングガ
スであり、XeCQエキシマレーザ(λ= 308 n
 m )は(、Qzの吸収にマツチングした波長である
この結果、約3.5分のエツチングで積層膜がほぼエツ
チング除去され、7分のエツチングで垂直な側壁が達成
できた。
災施五ユ 5iOz膜上に次の膜を堆積させて、異方性ドライエツ
チングを試みた。
被エツチング膜は、WFeを原料としたCVD法(反応
温度405℃)によるW膜、WFeとS i H4を原
料としたCVD法によるWシリサイド(WSiz等)膜
、スパッタ法によるAQ膜及びAQ−2%Si膜である
エツチングガスはHCQ、励起光源はArFエキシマレ
ーザである。
第4図はエツチング時間と側壁傾斜角度の関係を示す。
エツチング時間はジャストエツチング時間で規格化した
。側壁傾斜角度は、パターンの上端と下端を直線で近似
し、図中のθで規格化した。
尚、図中測定点の縦線はパターンサイズ0.8〜2μm
のばらつきを示す。その結果、上記4種類の膜はいずれ
も1.8〜2倍以上オーバーエツチングすると側壁複斜
角θを直角にすることができることが判った。
〔発明の効果〕
本発明によれば、光励起ドライエツチングにおける垂直
な異方性エツチングが可能となり、半導体プロセスの微
細加工が、低ダメージ、高選択比で実現できる効果があ
る。
【図面の簡単な説明】
第1図は本発明の一実施例の工程を示す断面模式図、第
2図はその走査型電子顕微鏡写真を示す図、第3図は本
発明の光励起ドライエツチング装置の模式図、第4図は
本発明による光励起ドライエツチングの特性図である。 1 ・・・被エツチング基板、3・・・5iOt膜、4
・・・多結晶Si膜、10 ・・・反応室及びロードロ
ック室系、20・・・励起光源及び照射光学系、30−
・・ガス供給系、生立・・・排気系。 第1図 第2図 7、tttn 第 図 第 図 1.0 2.0

Claims (1)

  1. 【特許請求の範囲】 1、絶縁物上の半導体膜、金属膜または半導体と金属の
    化合物膜のドライエッチングにおいて、被エッチング基
    板を反応容器内にセットし、該反応容器内にエッチング
    ガスを供給し、該エッチングガスの吸収帯の波長の励起
    光を被エッチング膜に照射し、被エッチング膜を所定の
    厚みにエッチングするのに要する時間の2倍以上の時間
    エッチングすることを特徴とする微細加工方法。 2、特許請求の範囲第1項において、半導体はシリコン
    、半導体と金属の化合物はシリサイド、エッチングガス
    はハロゲン又はハロゲン化物、励起光は紫外光であるこ
    とを特徴とする微細加工方法。 3、絶縁物上の半導体膜、金属膜または半導体と金属の
    化合物膜をドライエッチングする装置において、反応容
    器及びそれに接続してエッチングガスをパルス状に供給
    する手段と反応ガスを排気する手段、反応前に被エッチ
    ング膜上の吸着物を脱着するための加熱手段と反応中は
    被エッチング基板を冷却する手段、被エッチング基板表
    面にエッチングガスの吸収帯の波長の光を照射する手段
    から成ることを特徴とする微細加工製造装置。
JP2745389A 1989-02-08 1989-02-08 微細加工方法およびその製造装置 Pending JPH02207524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2745389A JPH02207524A (ja) 1989-02-08 1989-02-08 微細加工方法およびその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2745389A JPH02207524A (ja) 1989-02-08 1989-02-08 微細加工方法およびその製造装置

Publications (1)

Publication Number Publication Date
JPH02207524A true JPH02207524A (ja) 1990-08-17

Family

ID=12221540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2745389A Pending JPH02207524A (ja) 1989-02-08 1989-02-08 微細加工方法およびその製造装置

Country Status (1)

Country Link
JP (1) JPH02207524A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002079080A1 (en) * 2001-03-29 2002-10-10 Kabushiki Kaisha Toyota Chuo Kenkyusho Production device and production method for silicon-based structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002079080A1 (en) * 2001-03-29 2002-10-10 Kabushiki Kaisha Toyota Chuo Kenkyusho Production device and production method for silicon-based structure

Similar Documents

Publication Publication Date Title
JP3084497B2 (ja) SiO2膜のエッチング方法
KR0170557B1 (ko) 애싱과 에칭을 포함한 반도체장치의 제조방법
US5472564A (en) Method of dry etching with hydrogen bromide or bromide
JP3390814B2 (ja) 酸化物部分又は窒化物部分を含む被処理体のエッチング方法
JP2553513B2 (ja) 有機マスクを状態調節するための方法
JPH06181188A (ja) エッチング方法および装置
JP2003517206A (ja) フッ素化合物ガス及び酸素からなるガス混合体を使用するタングステンのプラズマ処理
JP2004508709A (ja) 酸化物の選択的エッチング方法
JP3464061B2 (ja) SiOX層をその上に有する基板中にアスペクト比の高いホールまたは開口部をプラズマエッチングするための方法
JP2793472B2 (ja) 銅微細加工方法および銅微細加工装置
KR20230133190A (ko) 에칭 방법 및 에칭 장치
JPH0831441B2 (ja) 表面処理方法
JPH02207524A (ja) 微細加工方法およびその製造装置
JP2702430B2 (ja) 半導体装置の製造方法
JP3184988B2 (ja) 結晶面異方性ドライエッチング方法
JP2025084019A (ja) 熱プラズマエッチングシステム及び熱プラズマエッチング方法
JP4203996B2 (ja) エッチング方法及びプラズマエッチング装置
JPH0729908A (ja) 銅微細配線の形成方法
JPH04298035A (ja) プラズマエッチング方法
JP2871460B2 (ja) シリコンのエッチング方法
JPH03155621A (ja) ドライエッチング方法
JPH09171996A (ja) 半導体基板の処理方法及びその処理装置
JP2684868B2 (ja) ドライエッチング方法
JPH0653186A (ja) ドライエッチング方法
JPH0611038B2 (ja) 表面処理方法