JPH02207559A - 二列並行多端子型混成集積回路装置 - Google Patents

二列並行多端子型混成集積回路装置

Info

Publication number
JPH02207559A
JPH02207559A JP1028136A JP2813689A JPH02207559A JP H02207559 A JPH02207559 A JP H02207559A JP 1028136 A JP1028136 A JP 1028136A JP 2813689 A JP2813689 A JP 2813689A JP H02207559 A JPH02207559 A JP H02207559A
Authority
JP
Japan
Prior art keywords
resin layer
terminal
substrate
silicone resin
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1028136A
Other languages
English (en)
Other versions
JPH0695561B2 (ja
Inventor
Toshio Kumai
利夫 熊井
Takayoshi Kokubu
国分 孝喜
Shingo Nojiri
野尻 真悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1028136A priority Critical patent/JPH0695561B2/ja
Publication of JPH02207559A publication Critical patent/JPH02207559A/ja
Priority to US07/672,786 priority patent/US5130780A/en
Priority to US07/875,270 priority patent/US5219795A/en
Publication of JPH0695561B2 publication Critical patent/JPH0695561B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は二列並行多端子型混成集積回路装置に関する。
この種の混成集積回路装置は耐湿性のために基板の上下
面を樹脂により被覆された構成となっている。しかし、
更に優れた耐湿性が要求されており、例えば端子に応力
が作用した後においても良好な耐湿性を維持することが
必要とされる。
〔従来の技術〕
第5図は従来の二列並行多端子型混成集積回路装置1を
示す。
2はセラミック製の基板、3.4はこの上下面に実装さ
れたチップ部品、5.6は基板2の両側に固定された端
子である。
7は表面の樹脂層、8は裏面の樹脂層であり、共にフェ
ノール樹脂である。
上記の装置1は、端子5.6を半田付は固定されてプリ
ント基板9上に実装される。
〔発明が解決しようとする課題〕
プリント基板9が熱等によって反ることがある。
この場合には、端子5(6)が第6図(A)から(B)
に示すように引っ張られる。
下面の樹脂はフェノール樹脂であり硬質のものであるた
め、端子5(6)が引っ張られたときに、第6図(B)
中、符号10で示すようにクラックが生ずることがある
クラック10が生ずると、水分が侵入して腐食する等の
耐湿性が損なわれ混成集積回路装置1は比較的短期間で
寿命となってしまう。
また、上面についてみると、凹凸を少なくして捺印をし
易くすべく、樹脂層の厚さを厚くすると、樹脂の硬化時
の収縮ストレスが大きくなり、基板2上の膜が剥離した
り、チップ部品3が離脱する虞れもある。
本発明は耐湿性の向上を可能とする二列並行多端子型混
成集積回路を提供することを目的とする。
〔課題を解決するための手段〕
本発明は、基板の表面、裏面にチップ部品が実装され、
且つ該基板の表裏面が該チップ部品を覆うように樹脂に
より被覆され、該基板の側縁に沿って端子が二列に並行
に固定された二列並行多端子型混成集積回路装置におい
て、 上記基板の裏面及び周側面をシリコーン樹脂層により被
覆し、 上記基板の表面及び上記のシリコーン樹脂層のうち上記
周側面を覆っている部分をガラス状物質が添加されたフ
ェノール樹脂層により被覆してなる構成としたものであ
る。
〔作用〕
シリコーン樹脂層は端子の変形に応じて弾性変形し、端
子に外力が作用しても耐湿性を低下させない。
ガラス状物質が添加されたフェノール樹脂層はシリコー
ン樹脂層との接合界面の密着性を良くし、この部分の耐
湿性を保証する。
また上記のフェノール樹脂層は熱硬化時の収縮量が少な
く且つ熱膨脹係数が小さく、熱硬化時のチップ部品への
影響及び温度変化時の基板への影響を軽減する。
〔実施例〕
第1図は本発明の一実施例の二列並行多端子型混成集積
回路装置20を示す。同図中、第5図に示す構成部分と
対応する部分には同一符号を付し、その説明は省略する
21.22は端子であり、夫々上端側に基板20を挟む
コ字状部21a、22a、この直ぐ下側に応力吸収のた
めのL字状部21b、22bが形成しである。
この端子21.22は、第3図に併せて示すように、コ
?状部21a、22aを基板20に嵌合させてこれを挟
み、ランド23に半田付けされて取り付けである。
25はゴム硬度が80°以下であるシリコーン樹脂層で
あり、基板2の裏面2a、更には周側面2cを覆って形
成しである。
26はガラスファイバが80vOL%添加されたフェノ
ール樹脂層であり、基板2の表面2b及びシリコーン樹
脂層25のうち基板2の周側面2cを覆っている部分2
5aを覆って形成しである。
ここで、上記の各樹脂G25.26を形成する方法につ
いて、第2図を参照して説明する。
まf1第2図(A)に示すように、表面2aを上面とし
て、デイスペンサ27を使用してシリコーン樹脂を塗布
する。
シリコーン樹脂は流動性が良好であり、端子21.22
の裏側にも確実に廻り込み、第3図に示すように、端子
21のコ字状部21aを完全に覆い且つ表面張力により
1字状部21bの周りに円錐状部25bを形成し、更に
は周側面2c上も覆う。
次に、塗布したシリコーン樹脂を熱硬化させた後、第2
図(B)に示すように、基板2をガラスファイバが8Q
VOL%添加しであるフェノール樹脂液29に而2bと
20とがつかるようにデイツプし、同図(C)に示すよ
うに引き上げる。
これにより、フェノール樹脂液が基板2に被着し熱硬化
され、シリコーン樹脂層25が表面2bを覆って且つ一
部がシリコーン樹脂M25を覆って形成される。
次に、上記のように樹脂層25.26が形成された混成
集積回路装置20の耐湿性について説明する。
Oフェノール樹脂層26及びシリコーン樹脂層25につ
いて。
樹脂11ff126.25自体が共に耐湿性に優れたも
のである。
Oフェノール樹脂層26とシリコーン樹脂層25との接
合界面30.31について。
シリコーン樹脂層25は他の樹脂との密着性が良くなく
、シリコーン樹脂層に重ねて形成された樹脂層は剥離し
易い。
しかし、デイツプ塗布時において上記のフェノール樹脂
液はガラスファイバが多聞に混入されており、即乾性で
あるため、フェノール樹脂層26はシリコーン樹脂層2
5のうち周側面2cを覆っている部分25aと比較的良
好に密着して形成され、剥離しにくい。
従って、接合界面30.31を通っての水分の混入は起
きない。
Q端子21.22に外力が作用したときの影響について
プリント基板9の反り等により、第4図(A)中端子2
1に矢印六方向の力が作用すると、端子21は同図(B
)に示すように1字状部21bが伸びるように屈曲して
応力を吸収する。
端子21を変形させる力は、シリコーン樹脂層25にも
及ぶ。
このシリコーン樹脂層25はゴム硬度が80”以下のも
のであり、第4図(B)に示すように端子21の変形に
追従して弾性変形し、クラックは生じない。
端子21が元の状態に復元すると、シリコーン樹脂層2
5も元の状態となる。
反対側の端子22に外力が作用したときにも端子22の
周りのシリコーン樹脂層は上記と同様に弾性変形するだ
けであり、クラックは生じない。
従って、端子21.22に外力が作用しても混成集積回
路装置20の耐湿性は何ら損なわれず、装置20は初期
の耐湿性を維持する。
次に、フェノール樹脂層26が有する耐湿性以外の特性
について説明する。
フェノール樹脂はガラス物質が相当量混入されたもので
あり、熱硬化時の収縮量はガラス状物質が混入されてい
ない場合に比べて格段に少ない。
これにより、熱硬化時に、基板2の表面2b上の膜やチ
ップ3が剥離することが起きない。
また上記のフェノール樹脂8126はガラス状物質が混
入されていることにより、熱膨脹係数はガラス状物質混
入無しのものに比べて格段に小さく、セラミック基板2
の熱膨脹係数と略近似したものとなっている。
これにより、装!20の動作時に熱応力が生じに(く、
基板2が割れたり、樹脂層25にクラックが入ったりす
ることも起きない。
またフェノール樹脂層25にはインク捺印が可能である
更に、フェノール樹脂層25は硬く保護膜としても十分
に機能する。
次に端子21.22について説明する。端子21は、応
力吸収部分を基板との接続部の直ぐ下側に設けた構成で
ある。
これにより、第5図中の端子5のようにストレス吸収部
を端子の途中に設けた場合に比べて、装置20はスタン
ドオフHを従来に比べて低くして実装される。
〔発明の効果〕
以上説明した様に、本発明によれば、シリコーン樹脂層
とフェノール樹脂層との接合界面部分についても耐湿性
を向上させることが出来、且つ端子に外力が作用しても
耐湿性が損なわれることを避けることが出来、耐湿性の
向上を図ることが出来る。
また表面の71ノ一ル樹脂層は、熱硬化時の収縮が小さ
く、チップ部品の剥離等を確実に防止することが出来る
。更には、熱膨脹係数も小さく、基板の熱応力も軽減出
来る。
【図面の簡単な説明】
第1図は本発明の一実施例の二列並行多端子型混成集積
回路を示す図、 第2図はシリコーン樹脂層及びフェノール樹脂層を形成
する方法を説明する図、 第3図は端子部分のシリコーン樹脂層の形成状態を示す
図、 第4図は端子に外力が作用したときのシリコーン樹脂層
の状態を示す図、 第5図は従来例を示す図、 第6図は第5図の端子に外力が作用したとぎの状態を示
す図である。 図において、 2はセラミック基板、 2aは裏面、 2aは表面、 2cは周側面、 3.4はチップ部品、 20は二列並行多端子型混成集積回路装置、21は端子
、 21aはコ字状部、 22aはし字状部、 25はシリコーン樹脂層、 25aは周側面を覆っている部分、 25bは円錐状部、 26はガラス状物質添加フェノール樹脂層、30.31
は接合界面 を示す。 特許出願人 富 士 通 株式会社 第1図 第3図 (A) (C) fsZ図 、夕縛6そト直;2ドブ7ff詐¥@し1;ヒIミーノ
コーシ碑誓用11都し1トシ1鰍;h!、列1χ−6≧
1第 図 第6図

Claims (1)

  1. 【特許請求の範囲】 基板(2)の表面(2b)、裏面(2a)にチップ部品
    (3、4)が実装され、且つ該基板の表裏面が該チップ
    部品を覆うように樹脂により被覆され、該基板の側縁に
    沿って端子(21、22)が二列に並行に固定された二
    列並行多端子型混成集積回路装置において、 上記基板(2)の裏面(2a)及び周側面 (2c)をシリコーン樹脂層(25)により被覆し、 上記基板の表面(2b)及び上記のシリコーン樹脂層(
    25)のうち上記周側面(2c)を覆っでいる部分(2
    5a)をガラス状物質が添加されたフェノール樹脂層(
    26)により被覆してなる構成の二列並行多端子型混成
    集積回路装置。
JP1028136A 1989-02-07 1989-02-07 二列並行多端子型混成集積回路装置 Expired - Fee Related JPH0695561B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1028136A JPH0695561B2 (ja) 1989-02-07 1989-02-07 二列並行多端子型混成集積回路装置
US07/672,786 US5130780A (en) 1989-02-07 1991-03-21 Dual in-line packaging with improved moisture resistance
US07/875,270 US5219795A (en) 1989-02-07 1992-04-28 Dual in-line packaging and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1028136A JPH0695561B2 (ja) 1989-02-07 1989-02-07 二列並行多端子型混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH02207559A true JPH02207559A (ja) 1990-08-17
JPH0695561B2 JPH0695561B2 (ja) 1994-11-24

Family

ID=12240357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1028136A Expired - Fee Related JPH0695561B2 (ja) 1989-02-07 1989-02-07 二列並行多端子型混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0695561B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267507A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd 半導体装置の保護層の形成方法
EP0593148A3 (en) * 1992-09-15 1995-05-17 Itt Electrical connectors.
US6269209B1 (en) 1998-01-08 2001-07-31 Fujitsu Limited Resin sealed optical module
JPWO2007132612A1 (ja) * 2006-05-17 2009-09-24 株式会社村田製作所 複合基板及びその製造方法
JP2012112571A (ja) * 2010-11-24 2012-06-14 Hitachi Appliances Inc 空気調和機
JP2015139956A (ja) * 2014-01-29 2015-08-03 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020596A (ja) * 1983-07-14 1985-02-01 ニチコン株式会社 混成集積回路の製造方法
JPS60194550A (ja) * 1984-03-16 1985-10-03 Nec Corp 混成集積回路
JPS6343478U (ja) * 1986-09-04 1988-03-23

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020596A (ja) * 1983-07-14 1985-02-01 ニチコン株式会社 混成集積回路の製造方法
JPS60194550A (ja) * 1984-03-16 1985-10-03 Nec Corp 混成集積回路
JPS6343478U (ja) * 1986-09-04 1988-03-23

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267507A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd 半導体装置の保護層の形成方法
EP0593148A3 (en) * 1992-09-15 1995-05-17 Itt Electrical connectors.
US6269209B1 (en) 1998-01-08 2001-07-31 Fujitsu Limited Resin sealed optical module
JPWO2007132612A1 (ja) * 2006-05-17 2009-09-24 株式会社村田製作所 複合基板及びその製造方法
JP4725817B2 (ja) * 2006-05-17 2011-07-13 株式会社村田製作所 複合基板の製造方法
JP2012112571A (ja) * 2010-11-24 2012-06-14 Hitachi Appliances Inc 空気調和機
JP2015139956A (ja) * 2014-01-29 2015-08-03 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ

Also Published As

Publication number Publication date
JPH0695561B2 (ja) 1994-11-24

Similar Documents

Publication Publication Date Title
KR970008446A (ko) 반도체장치의 전극구조체와 그 형성방법 및 반도체장치의 실장체 및 반도체 장치
JPH02207559A (ja) 二列並行多端子型混成集積回路装置
US5130780A (en) Dual in-line packaging with improved moisture resistance
JP4811232B2 (ja) 電子部品パッケージ
JPH0669636A (ja) 部品装着構造と部品装着方法
JP2014003176A (ja) 半導体パッケージ及びその製造方法
JPS6067984A (ja) 平面表示パネルの電極端子取出構造
JP2593524Y2 (ja) ハイブリッドic
JPH08125305A (ja) メンブレン基板
JP2013026234A (ja) 半導体装置
JP2004214255A (ja) 電子部品の接続構造
JPH10256001A (ja) チップ電子部品
US6097083A (en) Semiconductor device which is crack resistant
CN210575933U (zh) 一种框架及包括它的敞开式心电图感应器
JP3420492B2 (ja) 半導体装置
JP2582801B2 (ja) 半導体パッケージの半田付方法
KR950006836Y1 (ko) 반도체 패키지
JP3492711B2 (ja) ベアチップ実装基板
JPS6334277Y2 (ja)
JPS6020956Y2 (ja) 半導体受光素子
JPH10275740A (ja) 電子部品
JP4071121B2 (ja) 半導体装置
KR0141452B1 (ko) 다이부착을 위한 접착제 도포방법
JPH0536299Y2 (ja)
JPH0828436B2 (ja) 気密封止型半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees