JPS6020596A - 混成集積回路の製造方法 - Google Patents

混成集積回路の製造方法

Info

Publication number
JPS6020596A
JPS6020596A JP12912683A JP12912683A JPS6020596A JP S6020596 A JPS6020596 A JP S6020596A JP 12912683 A JP12912683 A JP 12912683A JP 12912683 A JP12912683 A JP 12912683A JP S6020596 A JPS6020596 A JP S6020596A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
resin
coating
producing hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12912683A
Other languages
English (en)
Inventor
松下 典道
裕 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Corp
Original Assignee
Nichicon Capacitor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Capacitor Ltd filed Critical Nichicon Capacitor Ltd
Priority to JP12912683A priority Critical patent/JPS6020596A/ja
Publication of JPS6020596A publication Critical patent/JPS6020596A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデュアルインライン型混成集積回路の製造方法
に関するものである。
一般にデュアルインフィン型の混成集積回路の多くはケ
ースに収納され、外被したものや、トランスファー、セ
ラミック外装などで外被されている。
しかし、これらの方法はいずれも一般電子部品の樹脂デ
ィッピング法による外装に比較して工数が多く、また材
料費用が商いものとなっていたためコストダウ22図る
べく腎力しているか、充分な効果を奏することができな
かった。
したがって、一般電子部品の外装方法である樹脂ディッ
プ法により外装すると、夷1図に示すように塗料の表面
張力などにより平面基板1の両端に装着された引出リー
ド線2−トに不要な塗料Hが塗装3され、混成集積回路
をプリント基板に組込んで半田付けしたとき、塗料3の
上から半田付けされるため半田付は不良となる欠点があ
った。またこのようにリード線2上の塗料Hを少なくし
て塗装すると第2図のように基板1の全体が樹脂で覆わ
れなく基板1の一部が露出し均一な樹脂塗装ができず、
したがって修正などによυ均一な外観を構成しようとす
ると多大な工数を有する。一方基板露出の状態ではヒー
トサイクル試験で樹脂の応力が基板に均一にかからず破
壊に到らしめる。
また耐湿性においても問題のあるものであった。
本発明は上述の欠点を除去するもので、デュアルインフ
ィン型混成集積回路基板にあらかじめ部品などが載置さ
れた該基板の両端に倒立するリード線間の基板面に粉体
樹脂を塗布し、その後他面に同一塗料を塗布してなる完
全基板被覆を行なってなる混成集積回路の製造方法を提
供するものである。
以下、第3図に示す実施例により詳述する。
第3図は本発明の一実施例の混成集積回路の断面図で、
11は基板、12はリード線、13は1次塗装樹脂、1
4は2次塗装樹脂を示し、アlレミナ、ホーローなどの
基板IIの表面に電極パターンを配し、該パターン上に
IC、コンデンサ、抵抗15などを、またリード線12
を配して構成された混成集積回路素子のリード引出し側
のへ版面に粉体樹脂13を塗布する1次塗装を行い、そ
の後他面と基板全体をガう粉体樹脂内で2次塗装を行い
熱硬化してなる混成集積回路の製造方法である。
なお、上述の実施例において、粉体樹脂13.14の硬
化は熱硬化性としたが、光硬化性樹脂であってもよい。
以上のように本発明は、粉体樹脂で第1次塗装し、さら
に第2次塗装して外缶しているのて、液状樹脂のように
流れ落ちず、樹脂被覆量および厚みがコントロールしゃ
すく均−七なり、耐ヒートサイクル性、耐水性に優れ工
業上有益なものである。
【図面の簡単な説明】
第1図および第2図は従来の混成集積回路の断面図、第
3図は本発明の一実施例の混成集積回路の断面図である
。 11:基 板 12: リード線 13:1次塗装樹脂 14:2次塗装樹脂 特許出願人 日本コンデンサ工業株式会社

Claims (1)

    【特許請求の範囲】
  1. デュアルインライン型混成集積回路の粉体樹脂外装方法
    において、該混成8i!!積回路の基板の一方の而に粉
    体樹脂を1次塗装し、次いで他面を同一材料で2次塗装
    し硬化させてなる混成集積回路の製造方法。
JP12912683A 1983-07-14 1983-07-14 混成集積回路の製造方法 Pending JPS6020596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12912683A JPS6020596A (ja) 1983-07-14 1983-07-14 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12912683A JPS6020596A (ja) 1983-07-14 1983-07-14 混成集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPS6020596A true JPS6020596A (ja) 1985-02-01

Family

ID=15001728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12912683A Pending JPS6020596A (ja) 1983-07-14 1983-07-14 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS6020596A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180692U (ja) * 1986-05-09 1987-11-16
JPS6373596U (ja) * 1986-10-31 1988-05-17
JPH02207559A (ja) * 1989-02-07 1990-08-17 Fujitsu Ltd 二列並行多端子型混成集積回路装置
JP2017115039A (ja) * 2015-12-24 2017-06-29 株式会社フロロテクノロジー プリント配線板用保護コーティング剤

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5438559A (en) * 1977-09-02 1979-03-23 Hitachi Ltd Method of protecting outside of hybrid integrated circuit
JPS5756990A (en) * 1980-09-22 1982-04-05 Matsushita Electric Works Ltd Method of mounting electronic part

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5438559A (en) * 1977-09-02 1979-03-23 Hitachi Ltd Method of protecting outside of hybrid integrated circuit
JPS5756990A (en) * 1980-09-22 1982-04-05 Matsushita Electric Works Ltd Method of mounting electronic part

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180692U (ja) * 1986-05-09 1987-11-16
JPS6373596U (ja) * 1986-10-31 1988-05-17
JPH02207559A (ja) * 1989-02-07 1990-08-17 Fujitsu Ltd 二列並行多端子型混成集積回路装置
JP2017115039A (ja) * 2015-12-24 2017-06-29 株式会社フロロテクノロジー プリント配線板用保護コーティング剤

Similar Documents

Publication Publication Date Title
EP1244055A2 (en) Portable electronic medium and manufacturing method thereof
US4528748A (en) Method for fabricating a printed circuit board of desired shape
US6673690B2 (en) Method of mounting a passive component over an integrated circuit package substrate
JPS6020596A (ja) 混成集積回路の製造方法
WO1987004008A1 (en) Lead finishing for a surface mount package
JPH0536299Y2 (ja)
JPS629756Y2 (ja)
JPS62130595A (ja) 電気回路装置の製造方法
JPS6288398A (ja) フラツトパツケ−ジ形部品の半田付け方法
JPH0536300Y2 (ja)
JPH0445273Y2 (ja)
JPH0442550A (ja) 電子部品の実装方法
JPS5957495A (ja) 印刷配線基板
JPS609147A (ja) 混合集積回路
JPS629757Y2 (ja)
JPS6332248B2 (ja)
JPH05235191A (ja) 樹脂封止型半導体装置とその実装方法
JPS6339969Y2 (ja)
JPH0514548Y2 (ja)
US20020001878A1 (en) A method for encapsulating with a fixing member to secure an electronic device
JPS5879741A (ja) 集積回路装置の接続方法
JPS60211891A (ja) 両面印刷配線板の組立方法
JPS6387794A (ja) 回路基板のリフロ−半田付用当て具及び半田付方法
JPS59231801A (ja) 電子部品
JPS6286747A (ja) 高密度実装部品