JPH01198830A - ディジタル・アナログ変換装置 - Google Patents
ディジタル・アナログ変換装置Info
- Publication number
- JPH01198830A JPH01198830A JP63024344A JP2434488A JPH01198830A JP H01198830 A JPH01198830 A JP H01198830A JP 63024344 A JP63024344 A JP 63024344A JP 2434488 A JP2434488 A JP 2434488A JP H01198830 A JPH01198830 A JP H01198830A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- analog converter
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はディジタル・アナログ変換装置に関するもの
でｓｂ、特に高調波歪やノイズを小さくできる点でディ
ジタルオーディオ機器に好適なものである。
でｓｂ、特に高調波歪やノイズを小さくできる点でディ
ジタルオーディオ機器に好適なものである。
従来の技術
ディジタル・アナログ変換器はディジタルオーディオ機
器に不可欠な回路構成要素で６Ｄ、その性能がディジタ
ルオーディオ機器の性能に与える影警は非常に大きい。
器に不可欠な回路構成要素で６Ｄ、その性能がディジタ
ルオーディオ機器の性能に与える影警は非常に大きい。
以下図面を参照しながら、上述した従来のディジタル・
アナログ変換器の一例について説明する。
アナログ変換器の一例について説明する。
第３図は従来のディジタルアナログ変換器の基本構成を
示すものである。第３図において１は入力ディジタル信
号゛、２は入力ディジタル信号１の各ビットに対応した
電流を出力する電流源、３は電流源２の出力電流をオン
、オフするアナログスイッチであシ、オン、オフを制御
する制御信号入力３１を有する。そして４は上記電流源
２とアナログスイッチ３により得られた電流を電圧値に
変換するｘ／ｖ変換器であシ、入力ディジタル信号１に
対応したアナログ電圧４１を出力する。
示すものである。第３図において１は入力ディジタル信
号゛、２は入力ディジタル信号１の各ビットに対応した
電流を出力する電流源、３は電流源２の出力電流をオン
、オフするアナログスイッチであシ、オン、オフを制御
する制御信号入力３１を有する。そして４は上記電流源
２とアナログスイッチ３により得られた電流を電圧値に
変換するｘ／ｖ変換器であシ、入力ディジタル信号１に
対応したアナログ電圧４１を出力する。
以上の様に構成されたディジタル・アナログ変換器につ
いて、以下その動作について説明する。
いて、以下その動作について説明する。
まず電流源２の出力する電流値は、ＭＳＨに対応したも
のを！とすると、２８Ｂに対応したものは−ｊ−Ｉ、３
５Ｂに対応したものはユ］といつた具合に順次２分の１
になっている。そしてアナログスイッチ３は入力ディジ
タル信号１の各ビットが「１」の時オン、「０」の時オ
フする。これにより、Ｉ／Ｖ変換器４には、入力ディジ
タル信号１の値に比例した電流が入力され、Ｉ／Ｖ変換
器４によって電圧値に変換される。これにより入カディ
ジタル信号１に対応したアナログ電圧出力４１が得られ
る。
のを！とすると、２８Ｂに対応したものは−ｊ−Ｉ、３
５Ｂに対応したものはユ］といつた具合に順次２分の１
になっている。そしてアナログスイッチ３は入力ディジ
タル信号１の各ビットが「１」の時オン、「０」の時オ
フする。これにより、Ｉ／Ｖ変換器４には、入力ディジ
タル信号１の値に比例した電流が入力され、Ｉ／Ｖ変換
器４によって電圧値に変換される。これにより入カディ
ジタル信号１に対応したアナログ電圧出力４１が得られ
る。
次に各電流源２が誤差を持っている場合の動作について
、説明する。まず各電流源２の誤差をそれぞれΔ３〜Δ
。とすると、第３図に示した様に各電流源・２の出力す
る電流値はＭＳＢに対応したものから順に！十Δ３．Ｔ
Ｉ＋Δ２．−ｊＩ＋Δ１゜、Ｉ十Δ。となる０この様に
各電流源２が誤差を持った場合の入力ディジタル信号１
と出力アナログ電圧４１との関係を第４図に示す。なお
第４図においてＩ／Ｖ変換器４の利得は１としである。
、説明する。まず各電流源２の誤差をそれぞれΔ３〜Δ
。とすると、第３図に示した様に各電流源・２の出力す
る電流値はＭＳＢに対応したものから順に！十Δ３．Ｔ
Ｉ＋Δ２．−ｊＩ＋Δ１゜、Ｉ十Δ。となる０この様に
各電流源２が誤差を持った場合の入力ディジタル信号１
と出力アナログ電圧４１との関係を第４図に示す。なお
第４図においてＩ／Ｖ変換器４の利得は１としである。
一般に誤差Δ３〜Δ。は各電流源２の絶対値と相関があ
る。従って第４図を見ても分かる様に出力アナログ電圧
の非直線性は、ＭＳＢが反転する部分で最も大きくなり
、次いで２８Ｂの反転に伴う非直線性が大きい。この様
に上位ピット程、そのビットの反転に伴う非直線性が大
きく、下位ビット程、そのビットの反転に伴う非直線性
が小さい。
る。従って第４図を見ても分かる様に出力アナログ電圧
の非直線性は、ＭＳＢが反転する部分で最も大きくなり
、次いで２８Ｂの反転に伴う非直線性が大きい。この様
に上位ピット程、そのビットの反転に伴う非直線性が大
きく、下位ビット程、そのビットの反転に伴う非直線性
が小さい。
そしてＭＳＢの反転に伴なう歪を一般に「ゼロクロス歪
」と呼ぶ。
」と呼ぶ。
発明が解決しようとする課題
一般にディジタルオーディオにおいては、信号レベルの
大小にかかわらず、常にオフセットが一定となる様にデ
ィジタル信号が記録されている。
大小にかかわらず、常にオフセットが一定となる様にデ
ィジタル信号が記録されている。
そのため、入力ディジタル信号はその信号レベルが非常
に小さい時でも常にＭＳＢが反転を繰シ返している。
に小さい時でも常にＭＳＢが反転を繰シ返している。
しかしながら、上記の様な構成では、入力ディジタル信
号のＭＳＢが反転する際に最も非直線性が大きくなるた
め、信号レベルの大小にかかわらず、常に非直線性が最
も大きい領域を用いて、ディジタル・アナログ変換して
いる事となる。このため特に信号レベルが低い時、いわ
ゆる「ゼロクロス歪」による音質およびオーディオ特性
の悪化が問題となる。
号のＭＳＢが反転する際に最も非直線性が大きくなるた
め、信号レベルの大小にかかわらず、常に非直線性が最
も大きい領域を用いて、ディジタル・アナログ変換して
いる事となる。このため特に信号レベルが低い時、いわ
ゆる「ゼロクロス歪」による音質およびオーディオ特性
の悪化が問題となる。
本発明は上記問題点に鑑み、入力信号のレベルに応じて
、最も歪の少ない領域を用いてディジタル・アナログ変
換する事を可能とするものである。
、最も歪の少ない領域を用いてディジタル・アナログ変
換する事を可能とするものである。
課題が解決しようとする問題点
上記問題点を解決するため、本発明によるディジタル・
アナログ変換装置は、入力ディジタル信号にオフセット
を加える加算器とディジタル・アナログ変換器とを備え
、加算器によって入力ディジタル信号にオフセットを加
えた信号をディジタル・アナログ変換器により、ディジ
タル・アナログ変換する様に構成されている。
アナログ変換装置は、入力ディジタル信号にオフセット
を加える加算器とディジタル・アナログ変換器とを備え
、加算器によって入力ディジタル信号にオフセットを加
えた信号をディジタル・アナログ変換器により、ディジ
タル・アナログ変換する様に構成されている。
作 用
本発明は上記した構成により信号レベルに応じて最適な
オフセットを入力ディジタル信号に加えた後、ディジタ
ル・アナログ変換器により、ディジタル・アナログ変換
を行なう。これにより、信−纜 号レベルに応じて最も非直線性が小さい領域を用いてデ
ィジタル・アナログ変換す、る事が可能となシ、特に信
号レベルが小さい時、波形歪を大幅に改善する事ができ
る。
オフセットを入力ディジタル信号に加えた後、ディジタ
ル・アナログ変換器により、ディジタル・アナログ変換
を行なう。これにより、信−纜 号レベルに応じて最も非直線性が小さい領域を用いてデ
ィジタル・アナログ変換す、る事が可能となシ、特に信
号レベルが小さい時、波形歪を大幅に改善する事ができ
る。
実施例
以下本発明の一実施例のディジタル・アナログ変換装置
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
第１図は本発明の第１の実施例におけるディジタル・ア
ナログ変換装置の回路構成を示すものである。第１図に
おいて、１は入力ディジタル信号、７は入力ディジタル
信号のレベルに応じたオフセット値７１を出力するレベ
ル検出回路、８は入力ディジタル信号１にオフセット値
７１を加える加算器、６．６は第３図に示したディジタ
ル・アナログ変換器であシ、それぞれ入力ディジタル信
号１にオフセット値７１を加えた信号及び、オフセット
値７１をディジタル・アナログ変換し出力する。ｅは上
記ディジタル・アナログ変換Ｈ５，ａの出力アナログ電
圧を減算し、入力ディジタル信号１に応じたアナログ電
圧４１を出力する減算器である。
ナログ変換装置の回路構成を示すものである。第１図に
おいて、１は入力ディジタル信号、７は入力ディジタル
信号のレベルに応じたオフセット値７１を出力するレベ
ル検出回路、８は入力ディジタル信号１にオフセット値
７１を加える加算器、６．６は第３図に示したディジタ
ル・アナログ変換器であシ、それぞれ入力ディジタル信
号１にオフセット値７１を加えた信号及び、オフセット
値７１をディジタル・アナログ変換し出力する。ｅは上
記ディジタル・アナログ変換Ｈ５，ａの出力アナログ電
圧を減算し、入力ディジタル信号１に応じたアナログ電
圧４１を出力する減算器である。
以上の様に構成されたディジタル・アナログ変換装置に
ついて、以下第１図及び第２図を用いてその動作を説明
する。まず第２図においてａは入力ディジタル信号１、
ｂはディジタル・アナログ変換器５の出力アナログ電圧
、Ｃはディジタル・アナログ変換器６の出力アナログ電
圧、ｄは減算器９の出力アナログ電圧４１である。まず
入力ディジタル信号１の最大振幅をｏｄＢとした時、レ
ベル検出回路７は入力ディジタル信号１のレベルが−６
ｄＢ以上の時はオフセット値７１をゼロとし、入力ディ
ジタル信号１のレベルが−１２ｄＢ以上、−ｅｄＢｄＢ
未満はオフセット値７１を一１２ｄＢ、入力ディジタル
信号１のレベルが一１２ｄＢ未満の時はオフセット値７
１を−１８ｄＢとして出力する。そして上記オフセット
値７１と入力ディジタル信号１を加算器８で加算した信
号をディジタル・アナログ変換器６に入力し、オフセッ
ト値７１をディジタル・アナログ変換器６に入力する。
ついて、以下第１図及び第２図を用いてその動作を説明
する。まず第２図においてａは入力ディジタル信号１、
ｂはディジタル・アナログ変換器５の出力アナログ電圧
、Ｃはディジタル・アナログ変換器６の出力アナログ電
圧、ｄは減算器９の出力アナログ電圧４１である。まず
入力ディジタル信号１の最大振幅をｏｄＢとした時、レ
ベル検出回路７は入力ディジタル信号１のレベルが−６
ｄＢ以上の時はオフセット値７１をゼロとし、入力ディ
ジタル信号１のレベルが−１２ｄＢ以上、−ｅｄＢｄＢ
未満はオフセット値７１を一１２ｄＢ、入力ディジタル
信号１のレベルが一１２ｄＢ未満の時はオフセット値７
１を−１８ｄＢとして出力する。そして上記オフセット
値７１と入力ディジタル信号１を加算器８で加算した信
号をディジタル・アナログ変換器６に入力し、オフセッ
ト値７１をディジタル・アナログ変換器６に入力する。
従７て第２図ａに示す入力ディジタル信号１に対するデ
ィジタル・アナログ変換器５゜６の出力波形はそれぞれ
第２図す、ａの様になる。
ィジタル・アナログ変換器５゜６の出力波形はそれぞれ
第２図す、ａの様になる。
ソシて上記ディジタル・アナログ変換器６．６の出力電
圧を減算器９で減算する事により、第２図ｄに示す様に
入力ディジタル信号１に対応したアナログ電圧出力４１
を得る。第２図すよシ明らかな様に、入力ディジタル信
号１の振幅が−ｅ ｄＢ未満の時は、ディジタル・アナ
ログ変換器６の入力信号はＭＳＢが反転せず、さらに入
力ディジタル信号１の振幅が−１２ｄＢ未満の時は、デ
ィジタルアナログ変換器６の入力信号はＭＳＢも２８Ｂ
も反転しない。この事は、入力ディジタル信号１の振幅
に応じてディジタルアナログ変換器６の最も非直線性の
少ない領域を用いてディジタル・アナログ変換を行なっ
ている事を示している。
圧を減算器９で減算する事により、第２図ｄに示す様に
入力ディジタル信号１に対応したアナログ電圧出力４１
を得る。第２図すよシ明らかな様に、入力ディジタル信
号１の振幅が−ｅ ｄＢ未満の時は、ディジタル・アナ
ログ変換器６の入力信号はＭＳＢが反転せず、さらに入
力ディジタル信号１の振幅が−１２ｄＢ未満の時は、デ
ィジタルアナログ変換器６の入力信号はＭＳＢも２８Ｂ
も反転しない。この事は、入力ディジタル信号１の振幅
に応じてディジタルアナログ変換器６の最も非直線性の
少ない領域を用いてディジタル・アナログ変換を行なっ
ている事を示している。
なお上記実施例ではオフセット値７１のとシうる値とし
てａ値の場合について説明したが、レベル検出回路７の
検出するレベルをさらに細かく分け、オフセット値のと
シうる値を４値以上にすれば、入力ディジタル信号１の
振幅が−１２ｄＢよシもさらに小さくなった時、ディジ
タル・アナログ変換器６の入力信号のｓＳＢ以下のビッ
トもＭＳＢ、２８Ｂと同様に反転しない状態で、ディジ
タル・アナログ変換する事が可能となる。
てａ値の場合について説明したが、レベル検出回路７の
検出するレベルをさらに細かく分け、オフセット値のと
シうる値を４値以上にすれば、入力ディジタル信号１の
振幅が−１２ｄＢよシもさらに小さくなった時、ディジ
タル・アナログ変換器６の入力信号のｓＳＢ以下のビッ
トもＭＳＢ、２８Ｂと同様に反転しない状態で、ディジ
タル・アナログ変換する事が可能となる。
また上記実施例では加算器８で加えたオフセット値７１
を除去する方法として、オフセット値７１を他のディジ
タルアナログ変換器６を用いて −ディジタル・アナ
ログ変換し、その後減算器９を用いてオフセット成分を
除去する場合について説明シたが、上記ディジタル・ア
ナログ変換器６０代シに個々のオフセット値に対応した
複数の電圧源を用い、オフセット値に応じて上記電圧源
を切シ換えて減算器９に送シ、オフセット成分を除去す
る事も可能である。
を除去する方法として、オフセット値７１を他のディジ
タルアナログ変換器６を用いて −ディジタル・アナ
ログ変換し、その後減算器９を用いてオフセット成分を
除去する場合について説明シたが、上記ディジタル・ア
ナログ変換器６０代シに個々のオフセット値に対応した
複数の電圧源を用い、オフセット値に応じて上記電圧源
を切シ換えて減算器９に送シ、オフセット成分を除去す
る事も可能である。
発明の効果
以上の様に本発明によるディジタル・アナログカディジ
タル信号をディジタル・アナログ変換するディジタル・
アナログ変換器を備え、信号レベルに応じて最適なオフ
セットを入力ディジタル信号に加えた後、ディジタル・
アナログ変換する事により、信号レベルに応じて最も非
直線性が小さい領域を用いてディジタル・アナログ変換
する事が可能となシ、特に信号レベルが小さい時、波形
歪を大幅に改善する事ができる。
タル信号をディジタル・アナログ変換するディジタル・
アナログ変換器を備え、信号レベルに応じて最適なオフ
セットを入力ディジタル信号に加えた後、ディジタル・
アナログ変換する事により、信号レベルに応じて最も非
直線性が小さい領域を用いてディジタル・アナログ変換
する事が可能となシ、特に信号レベルが小さい時、波形
歪を大幅に改善する事ができる。
第１図は本発明の第１の実施例のディジタル・アナログ
変換装置を示す回路図、第２図は上記第１の実施例にお
ける各信号波形の関係を示す波形図、第３図は従来のデ
ィジタル・アナログ変換器の基本構成図、第４図は従来
のディジタル・アナログ変換器における、入力ディジタ
ル信号に対する出力アナログ電圧の特性図である。 ２・・・・・・を流Ｌ ３・・・・・・アナログスイッ
チ、４・・・・・・Ｉ／Ｖｌ’換器、 ５ 、６・・・
・・・ディジタル・アナログ変換器、７・・・・・・レ
ベル検出回路、８・・・・・・加算器、９・・・・・・
減算器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第４図
変換装置を示す回路図、第２図は上記第１の実施例にお
ける各信号波形の関係を示す波形図、第３図は従来のデ
ィジタル・アナログ変換器の基本構成図、第４図は従来
のディジタル・アナログ変換器における、入力ディジタ
ル信号に対する出力アナログ電圧の特性図である。 ２・・・・・・を流Ｌ ３・・・・・・アナログスイッ
チ、４・・・・・・Ｉ／Ｖｌ’換器、 ５ 、６・・・
・・・ディジタル・アナログ変換器、７・・・・・・レ
ベル検出回路、８・・・・・・加算器、９・・・・・・
減算器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第４図
Claims (2)
- （１）ディジタル信号をアナログ信号に変換するディジ
タル・アナログ変換器と上記ディジタル・アナログ変換
器に入力するディジタル信号にオフセットを加える加算
器を備えた事を特徴とするディジタル・アナログ変換装
置。 - （２）オフセット値を入力ディジタル信号のレベルによ
り変化させる事を特徴とする特許請求の範囲第１項記載
のディジタル・アナログ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63024344A JPH01198830A (ja) | 1988-02-03 | 1988-02-03 | ディジタル・アナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63024344A JPH01198830A (ja) | 1988-02-03 | 1988-02-03 | ディジタル・アナログ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01198830A true JPH01198830A (ja) | 1989-08-10 |
Family
ID=12135569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63024344A Pending JPH01198830A (ja) | 1988-02-03 | 1988-02-03 | ディジタル・アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01198830A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02249310A (ja) * | 1988-12-14 | 1990-10-05 | Victor Co Of Japan Ltd | Ｄ／ａ変換装置 |
| WO2007082237A1 (en) * | 2006-01-11 | 2007-07-19 | Qualcomm Incorporated | Sigma-delta modulation with offset |
| JP2009534874A (ja) * | 2006-01-11 | 2009-09-24 | クゥアルコム・インコーポレイテッド | オフセットを用いるシグマ−デルタ変調 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130158A (en) * | 1975-05-08 | 1976-11-12 | Nippon Hoso Kyokai <Nhk> | D-a. a-d signal conversion method |
| JPS57180229A (en) * | 1981-04-30 | 1982-11-06 | Hitachi Ltd | Digital-to-analog converter |
| JPS62230119A (ja) * | 1986-02-28 | 1987-10-08 | Teac Co | デイジタル−アナログ変換方法 |
-
1988
- 1988-02-03 JP JP63024344A patent/JPH01198830A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130158A (en) * | 1975-05-08 | 1976-11-12 | Nippon Hoso Kyokai <Nhk> | D-a. a-d signal conversion method |
| JPS57180229A (en) * | 1981-04-30 | 1982-11-06 | Hitachi Ltd | Digital-to-analog converter |
| JPS62230119A (ja) * | 1986-02-28 | 1987-10-08 | Teac Co | デイジタル−アナログ変換方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02249310A (ja) * | 1988-12-14 | 1990-10-05 | Victor Co Of Japan Ltd | Ｄ／ａ変換装置 |
| WO2007082237A1 (en) * | 2006-01-11 | 2007-07-19 | Qualcomm Incorporated | Sigma-delta modulation with offset |
| JP2009534874A (ja) * | 2006-01-11 | 2009-09-24 | クゥアルコム・インコーポレイテッド | オフセットを用いるシグマ−デルタ変調 |
| JP2012029307A (ja) * | 2006-01-11 | 2012-02-09 | Qualcomm Inc | オフセットを用いるシグマ−デルタ変調 |
| US7456766B2 (en) | 2006-07-19 | 2008-11-25 | Qualcomm Incorporated | Sigma-delta modulation with offset |
| CN101379709B (zh) | 2006-07-19 | 2011-10-12 | 高通股份有限公司 | 带有偏移量的∑-△调制 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812846A (en) | Dither circuit using dither including signal component having frequency half of sampling frequency | |
| JP2573850B2 (ja) | アナログ−デイジタル変換装置 | |
| EP0383689A2 (en) | Digital-to-analog converter | |
| KR910009068B1 (ko) | 디지탈·애널로그 변환장치 | |
| JPH01198830A (ja) | ディジタル・アナログ変換装置 | |
| JPH09214259A (ja) | Ｄ級電力増幅器 | |
| JPH0456495B2 (ja) | ||
| JPS59104826A (ja) | Ａ／ｄ変換装置 | |
| JPH07307994A (ja) | スピーカー駆動装置 | |
| JPH0389627A (ja) | ディジタル・アナログ変換装置 | |
| JP2751177B2 (ja) | ディジタル・アナログ変換装置 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JPH0446016B2 (ja) | ||
| JPH05227026A (ja) | デジタル・アナログ変換器 | |
| JP3044846B2 (ja) | Ｄ／ａ変換器 | |
| JPH0685680A (ja) | Σδデータコンバータ | |
| JPH0241011A (ja) | デジタルアツテネータ | |
| JPH0461530B2 (ja) | ||
| SU892471A1 (ru) | Устройство магнитной записи | |
| JPH0516739Y2 (ja) | ||
| JPH0652869B2 (ja) | デジタル／アナログ変換器 | |
| JPH06284008A (ja) | Ａｄ変換器 | |
| JPH0250524A (ja) | ディジタル・アナログ変換器 | |
| JP2728907B2 (ja) | セミフラッシュａｄコンバータ | |
| JPH05252042A (ja) | 低周波増幅回路 |