JPH02208691A - ディスプレイモニタの制御回路 - Google Patents

ディスプレイモニタの制御回路

Info

Publication number
JPH02208691A
JPH02208691A JP1027611A JP2761189A JPH02208691A JP H02208691 A JPH02208691 A JP H02208691A JP 1027611 A JP1027611 A JP 1027611A JP 2761189 A JP2761189 A JP 2761189A JP H02208691 A JPH02208691 A JP H02208691A
Authority
JP
Japan
Prior art keywords
converter
data
display monitor
microcomputer
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1027611A
Other languages
English (en)
Other versions
JPH0693176B2 (ja
Inventor
Hideki Tanizoe
秀樹 谷添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1027611A priority Critical patent/JPH0693176B2/ja
Publication of JPH02208691A publication Critical patent/JPH02208691A/ja
Publication of JPH0693176B2 publication Critical patent/JPH0693176B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、マイクロコンピュータにより制御されるデ
ィスプレイモニタの制御回路に関するものである。
【従来の技術】
第3図は例えば、特願昭63−126121号に示され
た従来のマイクロコンピュータを用いたディスプレイモ
ニタの制御回路であり、図において、1はROM、RA
M等のメモリを内蔵したマイクロコンピュータ、2A、
2C,・・・・・・はこのマイクロコンピュータ1の出
力ボートに接続されたD/Aコンバータ、4はマイクロ
コンピュータ1の入出力ボートに接続された不揮発性メ
モリ、5はマイクロコンピュータlの入力ボートに接続
されたロータリスイッチ、6,7.8はマイクロコンピ
ュータ1の前記入力ボートに接続されたスイッチである
。しかして前記D/Aコンバータ2A。 2C2・・・・・・の出力電圧■l r ■* + ・
・・・・・は制御対象のディスプレイモニタの回路各部
に供給されている。また、不揮発性メモリ4には、D/
Aコンバータ2A、2C,・・・・・・により出力され
るデータが格納されている。 次に動作について説明する。第4図は第3図の回路のマ
イクロコンピュータlの動作を示すフローチャートであ
る。 マイクロコンピュータlは電源が投入されると最初にス
テップSTIにより不揮発性メモリ4の内容を内蔵RA
Mへ読出し、次にステップST2では、スイッチ6.7
による人力の有無を読込んで前記内蔵RAM内のデータ
の調整の要求の有無を判断し、しかして要求があると判
断した場合は、ステップST3により、D/Aコンバー
タ2A。 2C,・・・・・・出力用データの変更処理を行う。な
おこれは、スイッチ6及び7の入力に応じて、ロータリ
スイッチ5にて指定されたD/Aコンバータに対する内
蔵RAM上の該D/Aコンバータの出力用データの増減
を行うものである。 データの調整の為の入力がスイッチ6.7から無い場合
、または、データ変更処理が終了したときには、ステッ
プST4により、次にD/Aコンバータ出力用データの
不揮発性メモリ4への書込み要求の有無をスイッチ8に
よる入力を読んで判断する。ここでスイッチ8による要
求が有る場合は、前記内蔵RAM上のD/Aコンバータ
出力用データを不揮発性メモリ4内に格納する(ステッ
プ5T5)、このときの不揮発性メモリ4のアドレスと
マイクロコンピュータ1の内MRAMのアドレスとの関
係はステップSTIにてデータ読出しをした時と同一で
ある。 一方、スイッチ8によるデータ書込み要求が無い場合及
び、書込み処理が終了した時は、次にステップST6に
より内@RAM上のD/Aコンバータ出力用データをD
/Aコンバータ2A、2C。 ・・・・・・へ順次出力する。そして、すべてのD/A
コンバータ2A、2C,・・・・・・へ出力が終った時
、再度ステップST2へ戻る。 D/Aコンバータ2A、2C,・・・・・・からの出力
V、、Vオ、・・・・・・は図示しないディスプレイモ
ニタ内の各回路に供給され、このD/Aコンバータ2A
、2G、・・・・・・の出力を変化させることにより各
回路の動作を制御する。 次に、このような回路を用いて前記ディスプレイモニタ
の回路の動作調整を行う手順について一例をあげて説明
する。第5図はその手順を示すフローチャートである。 ここでD/Aコンバータ2Aの出力はV−HIGHT 
(垂直画面高さ)の調整を行うものとする。 第5図に於いて、最初にロータリスイッチ5により、増
減を行うべき調整項目のデータを出力している該D/A
コンバータ2A用のマイクロコンピュータ1の内蔵RA
Mを措定しくステップ5T7)、次に画面高さを測定し
くステップ5T8)、次いでその結果を目標値と比較し
て差があらかじめ設定された誤差X以内であるか否かを
判断し、しかしてX以内であれば調整を終了しくステッ
プS、T9)、他方、そうでない場合は、目標値より大
か小かを判断しくステップ5TIO)、Lかして目標値
より小の場合はスイッチ6を操作してD/Aコンバータ
2Aの出力データを増加させ(ステップ5T11)、他
方、目標値より大の場合は、スイッチ7を操作してD/
Aコンバータ2Aの出力データを減少させ(ステップ5
T12)、再度調整動作を繰り返す。
【発明が解決しようとする課題】
従来のディスプレイモニタの制御回路は以上のように構
成されているので、許容誤差XはD/Aコンバータ2A
、2C,・・・・・・の出力階調数と制御範囲によって
定まる最小制御量以上でなければならない。このとき許
容誤差Xを最小制御量付近まで近づけると、調整時の判
定に時間がかかり、ミスも多くなる。また、D/Aコン
バータ2A、2C1・・・・・・の階調数を増加させる
為には、メモリ構成の増大やデータ線の増加等のハード
ウェアの大幅な変更が必要であるなどの問題点があった
。 この発明は上記のような課題を解消するためになされた
もので、D/Aコンバータ単体の階調数を増加させるこ
となく、制御出力の微調整を行うことのできるディスプ
レイモニタの制御回路を得ることを目的とする。
【課題を解決するための手段】
この発明に係るディスプレイモニタの制御回路は、2個
のD/Aコンバータを用いて、一方を粗調整用、他方を
微調整用として使い分け、それぞれの出力を、例えば抵
抗器によって構成される加算回路により加算してその出
力を制御に用い、゛また制御量の調整時にはロータリス
イッチ等のスイッチ手段により、2つのD/Aコンバー
タを選択して調整することにより粗調整と微調整が行え
るようにしたものである。
【作用】
この発明における2つのD/Aコンバータはそれぞれ粗
調整制御用データ及び微調整制御用データを出力し、加
算回路はそれらの出力を加算して制御対象のディスプレ
イモニタに供給する。
【実施例】
以下、この発明の一実施例を図について説明する。 第1図において1はディスプレイモニタの制御動作を行
う、ROM、RAM等を内蔵したマイクロコンピュータ
、2A、2B、2C,・・・・・・はそれぞれマイクロ
コンピュータ1の出力ボートに接続されたD/Aコンバ
ータ、4はマイクロコンピュータlの入出力ボートに接
続された不揮発性メモリ、5はマイクロコンピュータ1
の入力ボートに接続されたスイッチ手段としてのロータ
リスイッチ、6,7.8はそれぞれマイクロコンビエー
タ1の入力ボートに接続された他のスイッチ手段として
のスイッチである。9は一方がD/Aコンバータ2Aの
出力端子へ、他方が抵抗器to、iiの一端へ接続され
た抵抗器である。しかして抵抗器10は一方がD/Aコ
ンバータ2Bの出力端子へ、他方が抵抗器9.11の一
端へ接続され、また抵抗器11は一方がGNDへ、他方
が抵抗器9゜10へ接続されている。そして抵抗器9.
10゜11の交点の電圧■。は、制御対象回路へ制御電
圧V−HIGHTとして印加される。尚、これら抵抗器
9.10.11は加算回路を構成する。また前記不揮発
性メモリ4にはD/Aコンバータ2A、2B、2C,・
・・・・・に出力するためのデータが格納されている。 次に動作について説明する。マイクロコンピュータ1の
基本動作は、第3図の従来のマイクロコンピュータlに
つき第4図のフローチャートを参照して説明したことと
同一であり、重複説明は行わない、しかしてステップS
T4において、データ書込み要求が無い場合及び、書込
み処理が終了した時は、次に内蔵RAM上のD/Aコン
バータ出力用データをD/Aコンバータ2A、2B、2
C1・・・・・・へ順次出力する。この時D/Aコンバ
ータ2Aには微調整制御用データ、D/Aコンバータ2
Bには粗調整制御用データが出力される。 ここで加算回路を構成する抵抗器9.10.11の抵抗
値をそれぞれR^* R1r  Rc 、抵抗器9゜1
0.11に流れる電流を図示のようにそれぞれ1、、I
t、Iと定義すると、抵抗器9,10゜11の交点の電
圧V6  (ディスプレイモニタへ供給される制御用デ
ータ)は、 V、−Rcl  −・・・−・−・・・・・・・・−・
  ・・・−一−−−■1−1.+Ix  −−一−−
・・−・−−一−−−−−−・〜・  −・−・・・・
・−■Vt   Vo  ”Rm  I z ’−−−
’−−−”−”−−−−’−”−”−−−■V r  
 V o  = Ra  I I−−−−−−−−−−
−−−−−−■以上4式よりvoを求めると、 弐〇、■より 式■より 1=ll +L 式■より V、 −Re  1 上式より となる。尚、接続される制御対象の回路の入力インピー
ダンスはRa 、Rm 、Rcの値に対して十分大きい
ものとする。このとき抵抗器9の抵抗値RaをRm、R
cO値より十分大きく設定すると、V、の値は■2とL
+Rcでほぼ決まり、■1の変化がvoに及ぼす影響は
小である。よってこのときD/Aコンバータ2Bによる
出力の変化により、制御電圧V、は大きく変化し、D/
Aコンバータ2Aによる出力の変化により制御電圧v。 は微小変化を示す。 すべてのD/Aコンバータ2A、2B、2C。 ・・・・・・への出力が終了した時点で再度ST2へ戻
る。 この上述した回路を用いてディスプレイモニタの動作調
整を行う手順について、次に、第2図のフローチャート
を参照して説明する。ここでD/Aコンバータ2A及び
2Bの出力はそれぞれ■−HIGHT(垂直画面高さ)
の微調整及び粗調整を行うものとする。 第5図に示した従来回路に於いては、調整を2段階に分
けて行っている0、シかしてこの発明では、最初に画面
高さを測定しくステップ13)、その結果と目標値と誤
差がX以内であるか判定しくステップ5T14)、Lか
してX以内であるときは次のステップ(ST19)へ進
み、他方、X以内でないときはロークリスイッチ5によ
りD/Aコンバータ2Bの制御する項目(粗調整)を指
定し、変更するRAMを指定する(ステップ5T15)
0次に目標値に比べて大か小かをステップ5T16によ
り判断し、しかして大のときはD/Aコンバータ2Bの
出力用データの値を減少させ(ステップ17)、他方、
小のときは増加させ(ステップ18)、そしてそれが終
了した時点で再度ステップ5T13にもどり、測定1判
断I1M整を繰り返す。 ステップ5T14にて目標値との差がX以内と判定され
た場合は、ロータリスイッチ5によりD/Aコンバータ
2Aの制御する項目(微調整)を指定しくステップ5T
19)、次に目標値と測定結果を比較してその差がy 
(y<x)以内であるか判定しくステップ5T20)、
Lかしてその判定がy以内のときは調整を終了し、他方
、1以上の時は次に目標値より測定結果が大か小かをス
テップST21にて判断し、大の時はD/Aコンバータ
2Aの出力用データをステップ5T22により減少させ
、他方、小の時はD/Aコンバータ2Aの出力用データ
を増加させ(ステップ5T23)、次いでステップ5T
13へ戻り、測定1判断 lid整を繰り返す。 なお、上記実施例では不揮発性メモリ4がマイクロコン
ピュータlの外部に接続されている場合について示した
が、不揮発性メモリ4がマイクロコンピュータlに内蔵
されている場合でも上記実施例と同様の効果を奏する。
【発明の効果】
以上のように、この発明によれば、ディスプレイモニタ
の制御回路を、粗調整用と微調整用の2個のD/Aコン
バータと、この2個のD/Aコンバータの出力を加算回
路により加算してその出力を制御用データとしてディス
プレイモニタに供給するように構成したので、構成が簡
単で高精度。 且つ安価なディスプレイモニタの制御回路が得られる効
果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるディスプレイモニタ
の制御回路を示す回路図、第2図はこの実施例によるデ
ィスプレイモニタの調整手順を示すフローチャート、第
3図は従来のディスプレイモニタの制御回路を示す回路
図、第4図は第1図及び第3図中のマイクロコンピュー
タの動作を示すフローチャート、第5図は従来のディス
プレイモニタの制御回路による調整手順を示すフローチ
ャートである。 1はマイクロコンピュータ、2Aは微調整制御用のD/
Aコンバータ、2Bは粗調整制御用のD/Aコンバータ
、4は不揮発性メモリ、5はロータリスイッチ(スイッ
チ手段)、6,7.8はスイッチ(スイッチ手段)、9
,10.11は抵抗器(加算回路)。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1.  メモリを内蔵し、ディスプレイモニタの制御動作を行
    うマイクロコンピュータと、前記ディスプレイモニタの
    微調整制御用データを前記マイクロコンピュータの制御
    下に供給される微調整制御用のD/Aコンバータと、前
    記ディスプレイモニタの粗調整制御用データを前記マイ
    クロコンピュータの制御下に供給される粗調整制御用の
    D/Aコンバータと、前記微調整制御用データ及び粗調
    整制御用データが設定されてこれらデータを対応する前
    記D/Aコンバータに供給する不揮発性メモリと、この
    不揮発性メモリに前記微調整制御用データ及び粗調整制
    御用データを設定すると共に前記各D/Aコンバータの
    指定を行うスイッチ手段と、前記各D/Aコンバータの
    出力データを加算して前記ディスプレイモニタに制御用
    データとして出力する加算回路とを備えたディスプレイ
    モニタの制御回路。
JP1027611A 1989-02-08 1989-02-08 ディスプレイモニタの制御回路 Expired - Fee Related JPH0693176B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1027611A JPH0693176B2 (ja) 1989-02-08 1989-02-08 ディスプレイモニタの制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1027611A JPH0693176B2 (ja) 1989-02-08 1989-02-08 ディスプレイモニタの制御回路

Publications (2)

Publication Number Publication Date
JPH02208691A true JPH02208691A (ja) 1990-08-20
JPH0693176B2 JPH0693176B2 (ja) 1994-11-16

Family

ID=12225729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1027611A Expired - Fee Related JPH0693176B2 (ja) 1989-02-08 1989-02-08 ディスプレイモニタの制御回路

Country Status (1)

Country Link
JP (1) JPH0693176B2 (ja)

Also Published As

Publication number Publication date
JPH0693176B2 (ja) 1994-11-16

Similar Documents

Publication Publication Date Title
JPS61226651A (ja) エンタルピー応答装置用の制御回路
CN113176531A (zh) 一种智能电表的无源校准方法
US7091736B2 (en) Method and apparatus for selecting multiple settings for an integrated circuit function
TW201716905A (zh) 電源轉換裝置的參數設定電路以及電流產生方法
JP5008058B2 (ja) 出力インピーダンス調整回路、半導体装置及び出力インピーダンス調整方法
JPH0868809A (ja) 電圧−抵抗合成装置
JP2005244413A (ja) 時定数自動調整回路
US7388409B2 (en) Offset independent sense circuit and method
JPH0387907A (ja) Lsi内蔵基準電流源回路
US5485115A (en) Impedance synthesizer
JPH02208691A (ja) ディスプレイモニタの制御回路
JP2025131772A (ja) ピンストラップ検出回路
JP3090098B2 (ja) 基準電圧発生回路
JP2574309Y2 (ja) 電子負荷装置
JPH08274602A (ja) 可変遅延回路
JPS62131622A (ja) プログラマブル可変波長発振器
JPH09116438A (ja) ディジタル/アナログ変換器
JPH0715237A (ja) 発振制御装置
JPH05157795A (ja) 変成器パラメータの測定のための装置と方法
WO2023243050A1 (ja) スイッチングレギュレータ
JPH07264022A (ja) プログラマブル遅延発生装置
JP2000066747A (ja) 定電圧回路及びその定電圧出力方法
JPH0249054B2 (ja) Puroguramaburukahenteikoki
JP2567361B2 (ja) パルス遅延回路
JPS58148508A (ja) 自動調整適応形電子機器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees