JPH0220928A - アッテネーション装置 - Google Patents
アッテネーション装置Info
- Publication number
- JPH0220928A JPH0220928A JP63171270A JP17127088A JPH0220928A JP H0220928 A JPH0220928 A JP H0220928A JP 63171270 A JP63171270 A JP 63171270A JP 17127088 A JP17127088 A JP 17127088A JP H0220928 A JPH0220928 A JP H0220928A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- input
- output
- converter
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアッテネーション装置に係り、特にディジタル
機器等で一定時間以上ゼロが続いた場合（以下インフィ
ニティゼロと称す。）のアッテネーシ目ンに関する。
機器等で一定時間以上ゼロが続いた場合（以下インフィ
ニティゼロと称す。）のアッテネーシ目ンに関する。
従来の技術
最近のコンパクトディスクプレーヤ等ディジタル機器で
は、無音部分のノイズレベルを下げるために揮々の手法
を用いている。例えば、コンパクトディスク再生中具外
はリレー、トランジスタスイッチ等を用いてミューティ
ングをかけるようにして、システムのノイズを遮断する
ものなどがある。
は、無音部分のノイズレベルを下げるために揮々の手法
を用いている。例えば、コンパクトディスク再生中具外
はリレー、トランジスタスイッチ等を用いてミューティ
ングをかけるようにして、システムのノイズを遮断する
ものなどがある。
発明が解決しようとする課題
しかしながら上記のような構成では、コンバク況ディス
ク演奏中においてはミューティングがかからないので、
例えばコンパクトディスクの曲間の無音部分や、或いは
インフィニティゼロが録音されているコンパクトディス
クでは無音であるにもかかわらずミューティングがかか
らないという問題点があった。
ク演奏中においてはミューティングがかからないので、
例えばコンパクトディスクの曲間の無音部分や、或いは
インフィニティゼロが録音されているコンパクトディス
クでは無音であるにもかかわらずミューティングがかか
らないという問題点があった。
本発明は上記の問題点に鑑み、コンパクトディスクの曲
間等における無音部分においてもミュティングのかかる
アッテネーション装置を提供するものである。
間等における無音部分においてもミュティングのかかる
アッテネーション装置を提供するものである。
課題を解決するための手段
上記問題点を解決するため本発明によるアツテネーシコ
ン装置は、ディジタル信号を入力とするディジタルフィ
ルタと、ディジタルフィルタの出力をアナログ信号に変
換するＤ／Ａ変換装置と、ディジタルフィルタの入力信
号を入力とし、この入力が一定期間ゼロであることを検
出するゼロ検出器と、ゼロ検出器の出力に基づき、Ｄ／
Ａ変換装置の出力レベルを制御するレベル制御装置を有
するようにしたものである。
ン装置は、ディジタル信号を入力とするディジタルフィ
ルタと、ディジタルフィルタの出力をアナログ信号に変
換するＤ／Ａ変換装置と、ディジタルフィルタの入力信
号を入力とし、この入力が一定期間ゼロであることを検
出するゼロ検出器と、ゼロ検出器の出力に基づき、Ｄ／
Ａ変換装置の出力レベルを制御するレベル制御装置を有
するようにしたものである。
作 用
上記のようにディジタルフィルタの入力のインフィニテ
ィゼロを検出し、これによりＤ／Ａ変換器の出力レベル
を制御するようにしたため、ゼロ入力がゼロ以外の値（
以下ノンゼロと称す）に変化した際も、ディジタルフィ
ルタにより入力信号が遅延されるため、入力の変化に先
だってＤ／Ａ変換器出力のレベル制御を行うことが出来
、コンパクトディスクの曲間等の無音部分でもミューテ
ィングをかけることができるものである。
ィゼロを検出し、これによりＤ／Ａ変換器の出力レベル
を制御するようにしたため、ゼロ入力がゼロ以外の値（
以下ノンゼロと称す）に変化した際も、ディジタルフィ
ルタにより入力信号が遅延されるため、入力の変化に先
だってＤ／Ａ変換器出力のレベル制御を行うことが出来
、コンパクトディスクの曲間等の無音部分でもミューテ
ィングをかけることができるものである。
実施例
以下図面に基づき本発明のアッテネーシ目ン装置の一実
施例の説明を行う。
施例の説明を行う。
本発明によるアッテネーション装置の実施例を第１図に
示す。第１図において、１はディジタルフィルタ（例え
ば１２８タツプのＦＩＲフィルり）であり、入力される
ディジタル信号のサンプリングレートを変換する。ここ
では４倍のオーバーサンプリングを行っている。２はＤ
／Ａ変換器で、入力されるディジタル信号をアナログ信
号に変換する。３はアッテネータであシ、端子Ｃに与え
られた制御信号に基づき入力されるアナログ信号のアッ
テネータぢンを行う。ここでは端子Ｃに１”が与えられ
るとアッテネーションを行うようになっている。４はゼ
ロ検出器で、一定期間連続してゼロデータが与えられる
と′１”を出力し、ノンゼロ入力が与えられると直ちに
′０”を出力する。
示す。第１図において、１はディジタルフィルタ（例え
ば１２８タツプのＦＩＲフィルり）であり、入力される
ディジタル信号のサンプリングレートを変換する。ここ
では４倍のオーバーサンプリングを行っている。２はＤ
／Ａ変換器で、入力されるディジタル信号をアナログ信
号に変換する。３はアッテネータであシ、端子Ｃに与え
られた制御信号に基づき入力されるアナログ信号のアッ
テネータぢンを行う。ここでは端子Ｃに１”が与えられ
るとアッテネーションを行うようになっている。４はゼ
ロ検出器で、一定期間連続してゼロデータが与えられる
と′１”を出力し、ノンゼロ入力が与えられると直ちに
′０”を出力する。
次に第１図の動作を説明する。入力がノンゼロ信号から
インフィニティゼロになると、ゼロ検出器４が一定時間
後″′１”を出力する。ここで言う一定時間とは、ディ
ジタルフィルタ１にインフィニティゼロが入力されたと
きに、その出力が確実にインフィニティゼロになる時間
とＤ／Ａ変換器２のセトリング時間との和以上の時間で
あればよいものである。ゼロ検出器４の出力がアッテネ
ータ３の端子Ｃに与えられているので、アッテネータ３
はＤ／Ａ変換器２の出力のアッテネーションを行い、出
力する。通常システムの残留ノイズ等゛の不要なノイズ
はＤ／Ａ変換器出力に含まれているので、上記のように
することにより残留ノイズの低減を図れる。
インフィニティゼロになると、ゼロ検出器４が一定時間
後″′１”を出力する。ここで言う一定時間とは、ディ
ジタルフィルタ１にインフィニティゼロが入力されたと
きに、その出力が確実にインフィニティゼロになる時間
とＤ／Ａ変換器２のセトリング時間との和以上の時間で
あればよいものである。ゼロ検出器４の出力がアッテネ
ータ３の端子Ｃに与えられているので、アッテネータ３
はＤ／Ａ変換器２の出力のアッテネーションを行い、出
力する。通常システムの残留ノイズ等゛の不要なノイズ
はＤ／Ａ変換器出力に含まれているので、上記のように
することにより残留ノイズの低減を図れる。
次いで入力がインフィニティゼロのディジタル信号にな
ると、ゼロ検出器４は直ちに出力を′１”から０”に変
化させ、アッテネータ３に与えられる。アッテネータ３
がこれによｐＤ／Ａ変換器２の出力のアッテネー、ジョ
ンを解除する。この時、Ｄ／Ａ変換器２出力は、ディジ
タルフィルタ１によってノンゼロ信号が遅延されてＤ／
Ａ変換器２に与えられるため、またディジタルゼロに対
応するアナログ信号が現れている。故にアッテネータ３
によるレベル切り替えの際にはアッテネータ３の入力は
ゼロのまま変化していないため、レベル切り替えに伴う
ノイズ等は発生しない。このようにしてコンパクトディ
スクの曲間にあるようなインフィニティゼロの信号に対
しても確実にミューティングをかけることが出来る。
ると、ゼロ検出器４は直ちに出力を′１”から０”に変
化させ、アッテネータ３に与えられる。アッテネータ３
がこれによｐＤ／Ａ変換器２の出力のアッテネー、ジョ
ンを解除する。この時、Ｄ／Ａ変換器２出力は、ディジ
タルフィルタ１によってノンゼロ信号が遅延されてＤ／
Ａ変換器２に与えられるため、またディジタルゼロに対
応するアナログ信号が現れている。故にアッテネータ３
によるレベル切り替えの際にはアッテネータ３の入力は
ゼロのまま変化していないため、レベル切り替えに伴う
ノイズ等は発生しない。このようにしてコンパクトディ
スクの曲間にあるようなインフィニティゼロの信号に対
しても確実にミューティングをかけることが出来る。
第２図は第１図におけるゼロ検出器４の一実施例である
。この図を説明すると、６はＮＺ検出器で、ノンゼロ入
力の検出を行う。ここでは、ゼロ入力時には”ｏ”を、
ノンゼロ入力時には１”を出力する。仮に入力が１６ビ
ツトであれば１６人力のＯＲゲートでよい。６はカウン
タであり、端子ＧＫに与えられるクロック信号のカウン
トを行い、１０ビツトのカウンタを用いてており、端子
Ｑが１０ビツト目の出力（ＭＳＢ）である。端子Ｒは非
同期のリセット端子であシ、１″が与えられるとカウン
タ６はリセットされる。なお、クロック信号はどの様な
ものでも良いが、ここでは入力される信号のサンプリン
グ周期のクロック信号を用いている。７はＤタイプのフ
リップフロップである。端子ＯＫの立ち下がりエツジで
端子りに与えられたデータをラッチする。端子Ｒはすセ
ット端子で１”が与えられるとフリップフロップ７はリ
セットされ、端子Ｑは”ｏ”を出力する。
。この図を説明すると、６はＮＺ検出器で、ノンゼロ入
力の検出を行う。ここでは、ゼロ入力時には”ｏ”を、
ノンゼロ入力時には１”を出力する。仮に入力が１６ビ
ツトであれば１６人力のＯＲゲートでよい。６はカウン
タであり、端子ＧＫに与えられるクロック信号のカウン
トを行い、１０ビツトのカウンタを用いてており、端子
Ｑが１０ビツト目の出力（ＭＳＢ）である。端子Ｒは非
同期のリセット端子であシ、１″が与えられるとカウン
タ６はリセットされる。なお、クロック信号はどの様な
ものでも良いが、ここでは入力される信号のサンプリン
グ周期のクロック信号を用いている。７はＤタイプのフ
リップフロップである。端子ＯＫの立ち下がりエツジで
端子りに与えられたデータをラッチする。端子Ｒはすセ
ット端子で１”が与えられるとフリップフロップ７はリ
セットされ、端子Ｑは”ｏ”を出力する。
次に第２図の動作を説明する。入力がノンゼロの時には
ＮＺ検出器５は′１”を出力しているためカウンタ６、
フリップフロップ７はリセット状態である。故にゼロ検
出器４の出力は０”である。入力がインフィニティゼロ
になると、ＮＺ検出器６は”０”を出力し、カウンタ６
、フリップフロップ７のリセットが解除され、カウンタ
６はカウントを開始する。１０２４発クロック信号をカ
ウントすると端子Ｑが１”から′０”に変化するためフ
リップフロップ７の端子Ｑは１”を出力する。これによ
りインフィニティゼロヲ検出する。入力がインフィニテ
ィゼロからノンゼロになると、ＮＺ検出器５は１”を出
力するのでカウンタ６、フリップフロップ７はリセット
され、ゼロ検出器４の出力は直ちに”ｏ”になる。
ＮＺ検出器５は′１”を出力しているためカウンタ６、
フリップフロップ７はリセット状態である。故にゼロ検
出器４の出力は０”である。入力がインフィニティゼロ
になると、ＮＺ検出器６は”０”を出力し、カウンタ６
、フリップフロップ７のリセットが解除され、カウンタ
６はカウントを開始する。１０２４発クロック信号をカ
ウントすると端子Ｑが１”から′０”に変化するためフ
リップフロップ７の端子Ｑは１”を出力する。これによ
りインフィニティゼロヲ検出する。入力がインフィニテ
ィゼロからノンゼロになると、ＮＺ検出器５は１”を出
力するのでカウンタ６、フリップフロップ７はリセット
され、ゼロ検出器４の出力は直ちに”ｏ”になる。
第３図は第１図におけるアッテネータ３の一実施例であ
る。この図を説明すると、１０．１１はアナログスイッ
チであり、端子Ｃに１”が与えられると導通し、′０”
が与えられると非導通になる。１３はバッファアンプ、
１４はインバータである。
る。この図を説明すると、１０．１１はアナログスイッ
チであり、端子Ｃに１”が与えられると導通し、′０”
が与えられると非導通になる。１３はバッファアンプ、
１４はインバータである。
次に第３図の動作を説明する。与えられている制御入力
が”ｏ”の時はアナログスイッチ１１にｌ′ｏ”、イン
バータ１４によりアナログスイッチ１０に′１”が与え
られる。故にアナログスイッチ１ｏは導通、アナログス
イッチ１１は非導通となり、入力がバッフ１アンプ１３
に与えられ、そのままアッテネータ３の出力として出力
される。
が”ｏ”の時はアナログスイッチ１１にｌ′ｏ”、イン
バータ１４によりアナログスイッチ１０に′１”が与え
られる。故にアナログスイッチ１ｏは導通、アナログス
イッチ１１は非導通となり、入力がバッフ１アンプ１３
に与えられ、そのままアッテネータ３の出力として出力
される。
制御入力が１”の時は逆にアナログスイッチ１０が非導
通、アナログスイッチ１１が導通となるため、グランド
電位がバッファアンプ１３に与えられ、入力よシ与えら
れるシステムノイズが遮断されミューティングがかかる
。
通、アナログスイッチ１１が導通となるため、グランド
電位がバッファアンプ１３に与えられ、入力よシ与えら
れるシステムノイズが遮断されミューティングがかかる
。
第４図は第１図におけるアッテネータ３の第２の実施例
である。この図を説明すると、２ｏは演算増幅器、２１
〜２３は負帰還用の抵抗器であり、抵抗器２１の方が抵
抗器２２に比べて高抵抗になっている。
である。この図を説明すると、２ｏは演算増幅器、２１
〜２３は負帰還用の抵抗器であり、抵抗器２１の方が抵
抗器２２に比べて高抵抗になっている。
次に第４図の動作を説明すると、与えられている制御入
力が０”の時はアナログスイッチ１１に０”、インバー
タ１４によりアナログスイッチ１ｏに１”が与えられる
。故にアナログスイッチ１ｏは導通、アナログスイッチ
１１は非導通となシ、高抵抗側の抵抗器２１が帰還ルー
プに入るため、アッテネータ３の利得が大きくなる。
力が０”の時はアナログスイッチ１１に０”、インバー
タ１４によりアナログスイッチ１ｏに１”が与えられる
。故にアナログスイッチ１ｏは導通、アナログスイッチ
１１は非導通となシ、高抵抗側の抵抗器２１が帰還ルー
プに入るため、アッテネータ３の利得が大きくなる。
制御入力″１”の時は逆アナログスイッチ１゜が非導通
、アナログスイッチ１１が導通となるため、低抵抗側の
抵抗器２２が帰還ループに入るため、アッテネータ３の
利得が小さくなる。これにより入力よシ与えられるシス
テムノズルのレベルを下げてアッテネータ３より出力さ
れる。
、アナログスイッチ１１が導通となるため、低抵抗側の
抵抗器２２が帰還ループに入るため、アッテネータ３の
利得が小さくなる。これにより入力よシ与えられるシス
テムノズルのレベルを下げてアッテネータ３より出力さ
れる。
発明の効果
以上のように本発明のアッテネーション装置は、ディジ
タル信号を入力とするディジタルフィルりと、ディジタ
ルフィルタの出力をアナログ信号に変換するＤ／Ａ変換
器と、ディジタル信号μりの入力信号を入力とし、この
入力が一定期間ゼロであることを検出するゼロ検出器と
、ゼロ検出器の出力に基づき、Ｄ／Ａ変換器の出力レベ
ルを制御するレベル制御装置を有するようにしたことに
より、ゼロ入力がノンゼロ入力に変化した際も、ディジ
タルフィルタにより入力信号が遅延されるため、入力の
変化に先だってＤ／Ａ変換器出力のレベル制御を行うこ
とができ、コンパクトディスクの曲間等の無音部分でも
ミューティングをかけることができるという優れた効果
を有するものである。
タル信号を入力とするディジタルフィルりと、ディジタ
ルフィルタの出力をアナログ信号に変換するＤ／Ａ変換
器と、ディジタル信号μりの入力信号を入力とし、この
入力が一定期間ゼロであることを検出するゼロ検出器と
、ゼロ検出器の出力に基づき、Ｄ／Ａ変換器の出力レベ
ルを制御するレベル制御装置を有するようにしたことに
より、ゼロ入力がノンゼロ入力に変化した際も、ディジ
タルフィルタにより入力信号が遅延されるため、入力の
変化に先だってＤ／Ａ変換器出力のレベル制御を行うこ
とができ、コンパクトディスクの曲間等の無音部分でも
ミューティングをかけることができるという優れた効果
を有するものである。
第１図は本発明の一実施例におけるアッテネーション装
置のブロック図、第２図は第１図におけるゼロ検出器の
実施例を示す回路図、第３図は第１図におけるアッテネ
ータの実施例を示す回路図、第４図は第１図におけるア
ッテネータの他の実施例を表す回路図である。 １・・・・・・ディジタルフィルタ、２・・・・・・Ｄ
／Ａ変換器、３・・・・・・アッテネータ、４・・・・
・・ゼロ検出器。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 第 図 第 図 第 図
置のブロック図、第２図は第１図におけるゼロ検出器の
実施例を示す回路図、第３図は第１図におけるアッテネ
ータの実施例を示す回路図、第４図は第１図におけるア
ッテネータの他の実施例を表す回路図である。 １・・・・・・ディジタルフィルタ、２・・・・・・Ｄ
／Ａ変換器、３・・・・・・アッテネータ、４・・・・
・・ゼロ検出器。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 第 図 第 図 第 図
Claims (1)
- ディジタル信号を入力とするディジタルフィルタと、前
記ディジタルフィルタの出力をアナログ信号に変換する
Ｄ／Ａ変換器と、前記ディジタルフィルタの入力信号を
入力とし、この入力が一定期間ゼロであることを検出す
るゼロ検出器と、前記ゼロ検出器の出力に基づき、前記
Ｄ／Ａ変換器の出力レベルを制御するレベル制御装置を
有することを特徴とするアッテネーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171270A JP2594328B2 (ja) | 1988-07-08 | 1988-07-08 | アッテネーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171270A JP2594328B2 (ja) | 1988-07-08 | 1988-07-08 | アッテネーション装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0220928A true JPH0220928A (ja) | 1990-01-24 |
| JP2594328B2 JP2594328B2 (ja) | 1997-03-26 |
Family
ID=15920213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63171270A Expired - Lifetime JP2594328B2 (ja) | 1988-07-08 | 1988-07-08 | アッテネーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594328B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03254299A (ja) * | 1990-03-02 | 1991-11-13 | Fujitsu Ten Ltd | 音響信号処理回路 |
| JPH0411403A (ja) * | 1990-04-28 | 1992-01-16 | Kawai Musical Instr Mfg Co Ltd | 信号伝送路 |
| JPH0435320A (ja) * | 1990-05-28 | 1992-02-06 | Matsushita Electric Ind Co Ltd | １ビット・ディジタル／アナログ変換器 |
| JPH0492509A (ja) * | 1990-08-07 | 1992-03-25 | Sharp Corp | ミューティング回路 |
| JPH0677825A (ja) * | 1992-07-20 | 1994-03-18 | Nippon Precision Circuits Kk | オーバーサンプリング型ｄ／ａコンバータ制御回路 |
| JP2013005389A (ja) * | 2011-06-21 | 2013-01-07 | Rohm Co Ltd | オーディオ信号処理回路およびそれを用いたオーディオ装置 |
| JP2013005390A (ja) * | 2011-06-21 | 2013-01-07 | Rohm Co Ltd | オーディオ信号処理回路およびそれを用いたオーディオ装置 |
| CN113315480A (zh) * | 2021-05-31 | 2021-08-27 | 头领科技（昆山）有限公司 | 一种音频处理芯片及耳机 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218117A (ja) * | 1985-07-16 | 1987-01-27 | Matsushita Electric Ind Co Ltd | 音声信号符号化装置 |
-
1988
- 1988-07-08 JP JP63171270A patent/JP2594328B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218117A (ja) * | 1985-07-16 | 1987-01-27 | Matsushita Electric Ind Co Ltd | 音声信号符号化装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03254299A (ja) * | 1990-03-02 | 1991-11-13 | Fujitsu Ten Ltd | 音響信号処理回路 |
| JPH0411403A (ja) * | 1990-04-28 | 1992-01-16 | Kawai Musical Instr Mfg Co Ltd | 信号伝送路 |
| JPH0435320A (ja) * | 1990-05-28 | 1992-02-06 | Matsushita Electric Ind Co Ltd | １ビット・ディジタル／アナログ変換器 |
| JPH0492509A (ja) * | 1990-08-07 | 1992-03-25 | Sharp Corp | ミューティング回路 |
| JPH0677825A (ja) * | 1992-07-20 | 1994-03-18 | Nippon Precision Circuits Kk | オーバーサンプリング型ｄ／ａコンバータ制御回路 |
| JP2013005389A (ja) * | 2011-06-21 | 2013-01-07 | Rohm Co Ltd | オーディオ信号処理回路およびそれを用いたオーディオ装置 |
| JP2013005390A (ja) * | 2011-06-21 | 2013-01-07 | Rohm Co Ltd | オーディオ信号処理回路およびそれを用いたオーディオ装置 |
| CN113315480A (zh) * | 2021-05-31 | 2021-08-27 | 头领科技（昆山）有限公司 | 一种音频处理芯片及耳机 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2594328B2 (ja) | 1997-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60500235A (ja) | 自動利得制御回路 | |
| JPS6011364B2 (ja) | 録音装置における沈黙期間圧縮のための回路 | |
| JPH01128250A (ja) | 有音無音判定回路 | |
| JPH0220928A (ja) | アッテネーション装置 | |
| US5157396A (en) | D/a conversion apparatus | |
| KR100196477B1 (ko) | A/d 변환기 | |
| US4321460A (en) | Digital control apparatus | |
| JPH059868B2 (ja) | ||
| JP4312686B2 (ja) | ボリューム制御装置 | |
| JP2002141802A (ja) | Ａ／ｄ変換装置 | |
| JP3218880B2 (ja) | オーディオ再生装置 | |
| JP3949817B2 (ja) | 音声ミュートユニット | |
| JPH04352509A (ja) | ミューティング回路 | |
| JPS5862804A (ja) | 記録レベル自動調整装置 | |
| JPS5760505A (en) | Magnetic recording and reproducing device | |
| JPH0229243B2 (ja) | Denshiboryuumukairo | |
| JPS6245621B2 (ja) | ||
| CA1120586A (en) | Recording system | |
| US6744889B1 (en) | Subscriber circuit for public telephone set | |
| JPH07111427A (ja) | 電子ボリューム | |
| KR940008490B1 (ko) | Cd-i 플레이어의 디지탈 신호 감쇠회로 | |
| JPS5944691B2 (ja) | 信号伝送装置 | |
| JPS6148296A (ja) | 音響装置 | |
| JPH0253260A (ja) | ビデオテープレコーダの音声信号記録回路 | |
| JPS63300612A (ja) | デジタルオ−デイオシステムの音量調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |