JPH0221003B2 - - Google Patents
Info
- Publication number
- JPH0221003B2 JPH0221003B2 JP55078972A JP7897280A JPH0221003B2 JP H0221003 B2 JPH0221003 B2 JP H0221003B2 JP 55078972 A JP55078972 A JP 55078972A JP 7897280 A JP7897280 A JP 7897280A JP H0221003 B2 JPH0221003 B2 JP H0221003B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- sequence
- symbols
- program
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Description
本発明はシーケンス表示装置に係り、特に、シ
ーケンスをロジツク表示するに最適なシーケンス
表示装置に関する。 従来、シーケンス制御装置の動作内容を表示す
るものとして、リレーシンボルによる表示装置が
ある。このようなリレーシンボルによるCRT表
示は、シーケンスが簡単な場合は適する。しか
し、シーケンス制御装置のシーケンスは制御の高
自動化につれて、ますます複雑となり、AND、
OR等のロジツクシンボルを表現するのが普及し
つつある。 シーケンス回路をロジツクシンボルで画面上に
表示しようとした場合、画面上での各種シンボル
の配置がリレーシンボルを用いた表示と比較して
複雑になるという問題点があつた。 すなわち、リレーシンボル表示（ラダー表示と
もいう）の場合は、例えば論理積とするのであれ
ば接点を直列に、論理和とするのであれば接点を
並列にすればよく、画面上での接点間の距離さえ
定めておけば、次に表示する接点の位置は自ずと
定まり、シンボルの配置を考慮する必要がない。 この点、ロジツクシンボル表示では、シンボル
の入力信号数が可変であるために、シンボルの出
力信号線の位置が一定に定まらず次に表示するシ
ンボルの位置等を考慮しなければならない。従来
は、シンボルの位置情報をその都度与えており、
操作が複雑化し表示に要する時間が長くなる等の
不具合があつた。 本発明の目的は、シーケンス制御装置のプログ
ラムを簡単な操作でロジツクシンボル表示するこ
とのできるシーケンス表示装置を提供することに
ある。 上記の目的を達成するために本発明の特徴とす
るところは、プログラムをロジツクシンボル及び
それらの間の結線で表示するシーケンス表示装置
において、ロジツクシンボルに接続される信号線
が画面上他のロジツクシンボルを横切らないよう
に定められた予め記憶された配置についての情報
に従つて、ロジツクシンボルの配置とそれらの間
の結線を演算し、その演算結果に応じてロジツク
シンボルと結線とを表示させる表示制御手段を設
けた点にある。 本明細書において、ロジツクシンボルとは、
AND、OR等の論理演算のみならず、タイマー、
乗算、除算等の制御演算をも包含する。従つて、
一般的に言えば制御演算シンボルとなるが、以
下、ロジツクシンボルに代表させて説明を行う。 第１図はロジツクシーケンスの一例を示す系統
図である。 第１図の例は入力Ｘ００１〜Ｘ００６迄の６入
力の演算結果を出力Ｙ００１として出力する例で
ある。すなわち、本シーケンスは、入力Ｘ００
１，Ｘ００２の否定、Ｘ００３のANDを一時記
憶メモリＭ００１に演算結果を記憶させる。以下
同様にそのＭ００１と入力Ｘ００４のORをＭ０
０２，Ｍ００２と入力Ｘ００５，Ｘ００６の
ANDをＹ００１に出力するシーケンスである。 第２図は本発明の実施例を示すブロツク図であ
る。図に示す実施例は、前述のシーケンスを実行
するシーケンス制御装置３と該装置の動作（命
令）内容をロジツクシンボルで表示するCRT１
を制御するシーケンス表示制御装置２より構成さ
れる。 シーケンス表示装置２は、CRT制御回路２１、
リフレツシユメモリ２２、シンボルジエネレータ
２３、バツフアメモリ２４、制御回路２５、
ROM２６、キーボード２７より成り、シーケン
ス制御装置３は、入力回路３１、出力回路３２、
主メモリ３３、制御回路３４、アキユムレータ
（ACC）３５、一時記憶メモリ３６より成る。 第３図は第２図におけるキーボード２７のキー
構成図の一例である。図に示すように、シーケン
スに必要なAND，OR，NOT，OUTおよびFF
は予め専用のキーが設けられている。また、アド
レス指定、フアンクシヨンの各専用キーも設けら
れている。 第４図は第２図のシーケンス制御装置３の処理
を示すフローチヤートである。第４図に基づいて
シーケンス制御装置３の動作を詳述する。 シーケンス制御装置３への入力Ｘ００１〜Ｘ０
０６は入力回路３１に取込まれる。この入力信号
は、主メモリ３３に格納されたシーケンスプログ
ラムに従つて制御回路３４で演算され、その結果
はリフレツシユメモリであるアキユムレータ
（ACC）３５に一時記憶される。このACC３５の
内容を一時記憶メモリ３６に出力し、記憶すると
ともに、出力回路３２を介して出力リレーＹ００
１に出力する。主メモリ３３に格納されたシーケ
ンスプログラムは、第５図に示すような命令コー
ドCCとアドレス部Aadressとより構成される。
第４図の各プログラム（からの部分）のプロ
グラム内容を示したのが第１表である。
ーケンスをロジツク表示するに最適なシーケンス
表示装置に関する。 従来、シーケンス制御装置の動作内容を表示す
るものとして、リレーシンボルによる表示装置が
ある。このようなリレーシンボルによるCRT表
示は、シーケンスが簡単な場合は適する。しか
し、シーケンス制御装置のシーケンスは制御の高
自動化につれて、ますます複雑となり、AND、
OR等のロジツクシンボルを表現するのが普及し
つつある。 シーケンス回路をロジツクシンボルで画面上に
表示しようとした場合、画面上での各種シンボル
の配置がリレーシンボルを用いた表示と比較して
複雑になるという問題点があつた。 すなわち、リレーシンボル表示（ラダー表示と
もいう）の場合は、例えば論理積とするのであれ
ば接点を直列に、論理和とするのであれば接点を
並列にすればよく、画面上での接点間の距離さえ
定めておけば、次に表示する接点の位置は自ずと
定まり、シンボルの配置を考慮する必要がない。 この点、ロジツクシンボル表示では、シンボル
の入力信号数が可変であるために、シンボルの出
力信号線の位置が一定に定まらず次に表示するシ
ンボルの位置等を考慮しなければならない。従来
は、シンボルの位置情報をその都度与えており、
操作が複雑化し表示に要する時間が長くなる等の
不具合があつた。 本発明の目的は、シーケンス制御装置のプログ
ラムを簡単な操作でロジツクシンボル表示するこ
とのできるシーケンス表示装置を提供することに
ある。 上記の目的を達成するために本発明の特徴とす
るところは、プログラムをロジツクシンボル及び
それらの間の結線で表示するシーケンス表示装置
において、ロジツクシンボルに接続される信号線
が画面上他のロジツクシンボルを横切らないよう
に定められた予め記憶された配置についての情報
に従つて、ロジツクシンボルの配置とそれらの間
の結線を演算し、その演算結果に応じてロジツク
シンボルと結線とを表示させる表示制御手段を設
けた点にある。 本明細書において、ロジツクシンボルとは、
AND、OR等の論理演算のみならず、タイマー、
乗算、除算等の制御演算をも包含する。従つて、
一般的に言えば制御演算シンボルとなるが、以
下、ロジツクシンボルに代表させて説明を行う。 第１図はロジツクシーケンスの一例を示す系統
図である。 第１図の例は入力Ｘ００１〜Ｘ００６迄の６入
力の演算結果を出力Ｙ００１として出力する例で
ある。すなわち、本シーケンスは、入力Ｘ００
１，Ｘ００２の否定、Ｘ００３のANDを一時記
憶メモリＭ００１に演算結果を記憶させる。以下
同様にそのＭ００１と入力Ｘ００４のORをＭ０
０２，Ｍ００２と入力Ｘ００５，Ｘ００６の
ANDをＹ００１に出力するシーケンスである。 第２図は本発明の実施例を示すブロツク図であ
る。図に示す実施例は、前述のシーケンスを実行
するシーケンス制御装置３と該装置の動作（命
令）内容をロジツクシンボルで表示するCRT１
を制御するシーケンス表示制御装置２より構成さ
れる。 シーケンス表示装置２は、CRT制御回路２１、
リフレツシユメモリ２２、シンボルジエネレータ
２３、バツフアメモリ２４、制御回路２５、
ROM２６、キーボード２７より成り、シーケン
ス制御装置３は、入力回路３１、出力回路３２、
主メモリ３３、制御回路３４、アキユムレータ
（ACC）３５、一時記憶メモリ３６より成る。 第３図は第２図におけるキーボード２７のキー
構成図の一例である。図に示すように、シーケン
スに必要なAND，OR，NOT，OUTおよびFF
は予め専用のキーが設けられている。また、アド
レス指定、フアンクシヨンの各専用キーも設けら
れている。 第４図は第２図のシーケンス制御装置３の処理
を示すフローチヤートである。第４図に基づいて
シーケンス制御装置３の動作を詳述する。 シーケンス制御装置３への入力Ｘ００１〜Ｘ０
０６は入力回路３１に取込まれる。この入力信号
は、主メモリ３３に格納されたシーケンスプログ
ラムに従つて制御回路３４で演算され、その結果
はリフレツシユメモリであるアキユムレータ
（ACC）３５に一時記憶される。このACC３５の
内容を一時記憶メモリ３６に出力し、記憶すると
ともに、出力回路３２を介して出力リレーＹ００
１に出力する。主メモリ３３に格納されたシーケ
ンスプログラムは、第５図に示すような命令コー
ドCCとアドレス部Aadressとより構成される。
第４図の各プログラム（からの部分）のプロ
グラム内容を示したのが第１表である。
【表】
まず、プログラムNo.で入力Ｘ００１を第１表
に示す如く命令コード“Ｓ”で取り込み、シーケ
ンス制御装置３のACC３５にセツトする。つい
で、プログラムNo.で制御回路３４の動作によ
り、そのACCの値と入力Ｘ００２を取り込んだ
否定の値とのANDを命令コード“〆”で論理演
算し、その結果をACC３５にセツトする。プロ
グラムNo.では、上記ACC３５の内容と、入力
Ｘ００３のANDを命令コード“＊”で論理演算
し、その結果をACCにセツトする。次のプログ
ラムNo.では、ACCの内容を命令コード“＝”
で一時記憶メモリＭ００１にセツトする。以下同
様にして、第１表に示すプログラムに従つて第４
図のシーケンスは、シーケンス制御装置３の働き
により演算処理される。これらのプログラムは、
本発明の対象とするシーケンス制御装置ではサイ
クリツクに演算処理することによつてシーケンス
制御を行つている。 以上の如くシーケンス演算処理される第１図の
ようなシーケンスをCRT画面上にロジツクシン
ボルで表示しようとするのが本発明であり、第２
図に示すシーケンス表示装置２である。 バツフアメモリ２４はシーケンス制御装置３の
主メモリ３３に格納された第５図の如きプログラ
ムを一時記憶するために用いられる。制御回路２
５は制御回路３４と接続され、ROM２６、キー
ボード２７、シンボルジエネレータ２３の各々を
制御する。ROM２６はロジツクシンボルでCRT
表示するためのバツフアメモリ２４の記憶プログ
ラムをロジツクシンボルに該当するプログラムに
変換するプログラムを収納している。リフレツシ
ユメモリ２２はロジツクシンボル表示用に変換さ
れたプログラムを収納するメモリである。シンボ
ルジエネレータ２３はCRTにロジツクシンボル
で表示するための信号発生器である。リフレツシ
ユメモリ２２の出力はCRTコントローラ２１を
介してCRT１に表示される。 第２表は第１図のシーケンスを実現するための
キー操作を示すものである。
に示す如く命令コード“Ｓ”で取り込み、シーケ
ンス制御装置３のACC３５にセツトする。つい
で、プログラムNo.で制御回路３４の動作によ
り、そのACCの値と入力Ｘ００２を取り込んだ
否定の値とのANDを命令コード“〆”で論理演
算し、その結果をACC３５にセツトする。プロ
グラムNo.では、上記ACC３５の内容と、入力
Ｘ００３のANDを命令コード“＊”で論理演算
し、その結果をACCにセツトする。次のプログ
ラムNo.では、ACCの内容を命令コード“＝”
で一時記憶メモリＭ００１にセツトする。以下同
様にして、第１表に示すプログラムに従つて第４
図のシーケンスは、シーケンス制御装置３の働き
により演算処理される。これらのプログラムは、
本発明の対象とするシーケンス制御装置ではサイ
クリツクに演算処理することによつてシーケンス
制御を行つている。 以上の如くシーケンス演算処理される第１図の
ようなシーケンスをCRT画面上にロジツクシン
ボルで表示しようとするのが本発明であり、第２
図に示すシーケンス表示装置２である。 バツフアメモリ２４はシーケンス制御装置３の
主メモリ３３に格納された第５図の如きプログラ
ムを一時記憶するために用いられる。制御回路２
５は制御回路３４と接続され、ROM２６、キー
ボード２７、シンボルジエネレータ２３の各々を
制御する。ROM２６はロジツクシンボルでCRT
表示するためのバツフアメモリ２４の記憶プログ
ラムをロジツクシンボルに該当するプログラムに
変換するプログラムを収納している。リフレツシ
ユメモリ２２はロジツクシンボル表示用に変換さ
れたプログラムを収納するメモリである。シンボ
ルジエネレータ２３はCRTにロジツクシンボル
で表示するための信号発生器である。リフレツシ
ユメモリ２２の出力はCRTコントローラ２１を
介してCRT１に表示される。 第２表は第１図のシーケンスを実現するための
キー操作を示すものである。
【表】
【表】
第３図に示すAND，OR等の命令キーとアドレ
スキーＸ，Ｙ，Ｏ〜Ｆを操作し、CRT表示用プ
ログラムを作る例である。まず、プログラムNo.
でＸ００１をキーインし、ついでプログラムNo.
でNOT，Ｘ００２、続いてプログラムNo.のＸ
００３、プログラムNo.のAND、プログラムNo.
のＭ００１と順次キーインする。これでＭ００
１におけるAND演算が終了したわけであるから、
区切りを表わすためSETキーを押す。これらの
操作に対応して、制御回路２５を介してリフレツ
シユメモリ２２に一連の処理内容が記憶され、
CRT１に順次表示される。以下、同様にして、
第２表に示すプログラムが順次リフレツシユメモ
リ２２に格納されるとともに、CRT１に表示さ
れる。 以上に述べたように、本発明のシーケンス表示
装置は、シーケンス制御装置３の主メモリ３３に
格納された第５図に示すプログラムをROM２６
に格納された変換プログラムによつて第２表に示
すプログラムに変換して、CRT１上に表示する
ことを特徴とするものである。また逆に、同
ROM２６に格納された変換プログラムに従つ
て、キーボードの操作で得られた第２表に示すプ
ログラムを第５図に示すシーケンス制御用プログ
ラムに変換し、一担バツフアメモリ２４に格納
し、“書込”のキーを押すと、主メモリ３３に転
送される。 第６図Ａ，Ｂ，Ｃ，Ｄ，Ｅ，の各々は、第２表
のプログラムに基づいてCRTに表示されるシー
ケンスのロジツクシンボルの一例である。 第２表に示すプログラムに従つて、キーインす
るとSETキーをキーインするごとに、第１図に
示すAND，Ｍ００１，OR，Ｍ００２，AND，
Ｙ００１が第２図の制御回路２５の働きにより、
各々AND，OR，ANDのシンボル、および英数
字がシンボルジエネレータ２３から自動的に選択
され、CRT画面上に逐次自動配置され、次いで、
相互の結線が自動的に行なわれる。ここで、シン
ボルを配置するのに、第２表に示すように位置情
報をキーインする必要はない。 このロジツクシンボルは、第６図Ａに示すよう
に、Ｙ方向に３個の画素領域をもつて構成する。
まず、AND，Ｍ００１のロジツクシンボルをＸ
３，Ｙ１，Ｘ３，Ｙ２，Ｘ３，Ｙ３のブロツクに
自動配置し、各入力Ｘ００１，Ｘ００２，Ｘ００
３と自動結線する。ついでキーインされたOR，
Ｍ００２のロジツクシンボルをＸ５，Ｙ２，Ｘ
５，Ｙ３，Ｘ５，Ｙ４をAND，Ｍ００１の出力
がORシンボルの入力部に接続される形状になる
よう、また、入力Ｘ００４が接続されるように自
動配置する。さらに、AND，Ｙ００１と第１入
力であるＭ００２の出力とが直線になるよう自動
配置されようとするが、このように配置される
と、入力Ｘ００５，Ｘ００６の各々が結線不可と
なるので、これをさけてＸ７，Ｙ４，Ｘ７，Ｙ
５，Ｘ７，Ｙ６の位置に自動配置し、３入力とシ
ンボルが接続されるようにする。 第７図は自動配置の処理を示すフローチヤート
である。また、第８図Ａ，Ｂ，Ｃはロジツクシン
ボルの入力点数によるロジツクシンボル基点の決
定方法を示す説明図であり、第９図Ａ，Ｂはロジ
ツクシンボルの自動配置の補正方法を示す説明図
である。第７図中のブロツク２００，３００，４
００を説明したのが第８図Ａ，Ｂ，Ｃであり、ブ
ロツク６００，７００を説明したのが第９図Ａ，
Ｂである。AND，OR等のロジツクシンボルは第
８図ＡのＰ１、第８図ＢのＰ３、第８図ＣのＰ５
に示すように、２番目の入力信号線を基準点とし
て配置すべき位置を決める。この基準点により決
められたのが第８図中のロジツクシンボル基点Ｐ
２，Ｐ４，Ｐ６である。これを第６図Ａの場合に
ついて説明する。 Ｍ００２のORシンボルを例にとるとこのＭ０
０２ORはＭ００１とＸ００４のORの結果をＹ
００１に出力するシーケンスである。Ｍ００２
ORシンボルを配置する前の状態が第６図Ｂで、
Ｍ００１ANDシンボルが配置済で、第２図の
CRT１に表示されている状態である。Ｍ００２
の第１入力となるＭ００１の出力P01は第６図Ｂ
のブロツクＸ４，Ｙ２の位置に配置済であり、第
２入力Ｘ００４はCRT１の画面上に始めて現わ
れる信号であるため第６図ＡのブロツクＸ１，Ｙ
４の入力信号領域に割当てる。入力信号の位置が
決定したので、第８図Ｂの原理でＭ００２ORシ
ンボルの基点はブロツクＸ５，Ｙ２と決定され
る。次に、このロジツクシンボル基点を中心とす
る第１図のCRT１の画面上のある空間にAND，
OR等のロジツクシンボルを配置できるかどうか
調べる。ここでいう配置可能状態とは、配置しよ
うとするCRT１上のある空間が、既に他のロジ
ツクシンボル又はロジツクシンボル間の配線等に
より使用されていない状態をいう。ロジツクシン
ボルが配置可能状態であれば、ロジツクシンボル
の自動位置決定は終了となるが、配置不可能状態
であれば第９図に示す様な順序で、ロジツクシン
ボル位置を補正してやる必要がある。第９図に示
す様に補正の方法は第９図のロジツクシンボル基
点Ｓを基に、基点Ｓに対し右下方向（Ｘ軸（＋）
方向、Ｙ軸（−）方向）に、波紋状にCRT１の
画面上の未使用領域を捜す。ただし、ここでは自
動配置をしやすくするために、AND，OR等のロ
ジツクシンボルの入力数は、最大３入力迄と、制
限している。第６図Ｂ，Ｄの場合は（第６図Ｄは
Ｍ００２ORシンボル配置後、第６図Ｂは配置前
のCRT１の画面の状態である。）Ｍ００２ORシ
ンボルを配置しようとする領域Ｘ５，Ｙ２，Ｘ
５，Ｙ３，Ｘ５，Ｙ４が未使用であるため、配置
可能となり、第６図Ｄの様に配置される。ここ
で、第１図に示した系統図には現われていない
が、信号線間の交叉を許す例として、タイマーシ
ンボルを配置する場合を考える。第６図Ｃ，Ｄの
場合は、（第６図ＣはタイマーシンボルＴ００１
配置後、第６図Ｄは配置前のCRT１の状態であ
る。）Ｍ００１を入力とするＴ００１タイマーシ
ンボルを配置しようとする領域Ｘ５，Ｙ２，Ｘ
５，Ｙ３，Ｘ５，Ｙ４が既にＭ００２ORシンボ
ルが、配置済であるため、シンボル配置位置の補
正が必要となる。そこで、Ｘ５，Ｙ２をロジツク
シンボル基点とし第９図の優先順位で、CRT１
の未使用領域を捜すと、Ｘ５，Ｙ５，Ｘ５，Ｙ
６，Ｘ５，Ｙ７の領域が選ばれる。ロジツクシン
ボルの配置が決定すると、次に信号と信号間の結
線を行なう。第６図Ｃの例だと第６図Ｄと第６図
Ｃの間に第６図Ｅの様な状態が存在する。第６図
ＥはＴ００１タイマーシンボル位置決定後で、Ｍ
００１とＴ００１が結線前の状態である。そし
て、第６図Ｃのように、Ｍ００１とＴ００１とが
結線される。この結線はいずれのロジツクシンボ
ルをも横切つておらず、このような線間交叉は許
容される。同様に、以上の配置優先順位と、第２
入力Ｘ００５の配線を直線とするように配置する
ことから、第６図Ａに示すAND−Ｙ００１は、
ブロツクＸ７，Ｙ４，Ｘ７，Ｙ５，Ｘ７，Ｙ６に
配置されるのである。 ここで、OR（Ｍ００２）の出力P02とAND（Ｙ
００１）との結線が直線とならずに自動結線され
るが、この処理について第１０図ａ，ｂ，ｃ，ｄ
の各々に基づき説明する。 第１０図ａに示すように、同一行又は同一列
で、２点間に何の障害もない時は、２点間は直線
で接続される。また、第１０図ｂに示すように２
点間が同行、同列になく両点間に障害がないとき
には、ブロツクＸ１，Ｙ１，Ｘ２，Ｙ１，Ｘ３，
Ｙ１，Ｘ４，Ｙ１に直線配置されたのち、Ｘ４，
Ｙ１，Ｘ４，Ｙ２，Ｘ４，Ｙ３に縦に直線配置さ
れ、１曲りで接続できる。また、第１０図ｃのよ
うに、２点間が同行、同列になく斜線に示す位置
に障害がある場合、かつ３曲りまでで結線できる
図の例では３曲りまでで自動結線する。しかし、
例えば、第１０図ｄのように障害物が斜線に示す
位置にあり、この部分に配置できない場合には、
３曲り以上、すなわち４曲りせねば結線できない
ので、２点間の結線を示す文字、例えば図示Ａで
２点間が結線されることを表示し、操作員に認知
させる。これは、３曲り以上の曲りを認めて100
％結線しようとすると、処理時間に多大の時間を
要するので、これを制限するためである。 第１１図はロジツクシンボル間の自動配線を最
少曲りで処理するためのフローチヤートである。
また、第１２図Ａ，Ｂ，Ｃ，Ｄの各々はロジツク
シンボル間の自動配線の優先順位を示す説明図で
ある。 第１２図Ａ，Ｂは具体的に第１１図におけるブ
ロツク９００〜１１００のうち、ブロツク９０
０，１０００について右下がりの１曲り、又は２
曲りを示したものである。第１２図Ａは、始点Ｐ
１から終点Ｐ２までのルートをＸ軸を固定し、Ｙ
軸を右から左へ移動させ、結線可能なルートを捜
す方法である。第１２図Ｂは、逆に始点Ｐ１から
終点Ｐ２までのルートをＹ軸を固定し、Ｘ軸を下
から上へ移動させ結線可能ルートを捜す方法であ
る。第１２図の方法は具体例の１つであり第１２
図Ａ，Ｂのどちらを優先して試行するか、又移動
軸の方向はCRT１の画面の特性により任意に決
定することが可能である。 第１２図Ｃ，Ｄは第１１図のブロツク１１００
を具体的に示したものであり、各々第１２図Ａ，
Ｂの移動軸，，を基に分岐ルートを作成
し、３曲りの配線可能ルートを捜す例である。第
１２図Ｃの，，は第１２図Ａのの２曲り
ルートから派生させたルートである。更に、配線
可能ルートの試行回数を減少させるために複数の
試行ルートで重複して使用されるルートが、ある
ことに着目し（第１２図Ａ，ＢのＰ３のルート第
１２図Ｃ，ＤのＰ４，Ｐ５，Ｐ６のルート）、そ
の重複して使用されるルートが、既に使用済であ
れば、そのルートを含むルートの試行を行なわな
い。 以上より明らかなように本発明の実施例によれ
ば、論理演算処理のプログラムにシーケンスシン
ボル表示位置情報の記憶が不要となり、プログラ
ムは第２表に示すように極めて簡単になる。 また、ロジツクシンボル単位にCRT上に表示
でき、第２表に示すように会話形式でプログラム
を作成できる利点がある。 以上より明らかなように本発明によれば、シン
ボル表示位置情報の記憶を要することなくロジツ
クシンボル単位でCRT表示が可能である。
スキーＸ，Ｙ，Ｏ〜Ｆを操作し、CRT表示用プ
ログラムを作る例である。まず、プログラムNo.
でＸ００１をキーインし、ついでプログラムNo.
でNOT，Ｘ００２、続いてプログラムNo.のＸ
００３、プログラムNo.のAND、プログラムNo.
のＭ００１と順次キーインする。これでＭ００
１におけるAND演算が終了したわけであるから、
区切りを表わすためSETキーを押す。これらの
操作に対応して、制御回路２５を介してリフレツ
シユメモリ２２に一連の処理内容が記憶され、
CRT１に順次表示される。以下、同様にして、
第２表に示すプログラムが順次リフレツシユメモ
リ２２に格納されるとともに、CRT１に表示さ
れる。 以上に述べたように、本発明のシーケンス表示
装置は、シーケンス制御装置３の主メモリ３３に
格納された第５図に示すプログラムをROM２６
に格納された変換プログラムによつて第２表に示
すプログラムに変換して、CRT１上に表示する
ことを特徴とするものである。また逆に、同
ROM２６に格納された変換プログラムに従つ
て、キーボードの操作で得られた第２表に示すプ
ログラムを第５図に示すシーケンス制御用プログ
ラムに変換し、一担バツフアメモリ２４に格納
し、“書込”のキーを押すと、主メモリ３３に転
送される。 第６図Ａ，Ｂ，Ｃ，Ｄ，Ｅ，の各々は、第２表
のプログラムに基づいてCRTに表示されるシー
ケンスのロジツクシンボルの一例である。 第２表に示すプログラムに従つて、キーインす
るとSETキーをキーインするごとに、第１図に
示すAND，Ｍ００１，OR，Ｍ００２，AND，
Ｙ００１が第２図の制御回路２５の働きにより、
各々AND，OR，ANDのシンボル、および英数
字がシンボルジエネレータ２３から自動的に選択
され、CRT画面上に逐次自動配置され、次いで、
相互の結線が自動的に行なわれる。ここで、シン
ボルを配置するのに、第２表に示すように位置情
報をキーインする必要はない。 このロジツクシンボルは、第６図Ａに示すよう
に、Ｙ方向に３個の画素領域をもつて構成する。
まず、AND，Ｍ００１のロジツクシンボルをＸ
３，Ｙ１，Ｘ３，Ｙ２，Ｘ３，Ｙ３のブロツクに
自動配置し、各入力Ｘ００１，Ｘ００２，Ｘ００
３と自動結線する。ついでキーインされたOR，
Ｍ００２のロジツクシンボルをＸ５，Ｙ２，Ｘ
５，Ｙ３，Ｘ５，Ｙ４をAND，Ｍ００１の出力
がORシンボルの入力部に接続される形状になる
よう、また、入力Ｘ００４が接続されるように自
動配置する。さらに、AND，Ｙ００１と第１入
力であるＭ００２の出力とが直線になるよう自動
配置されようとするが、このように配置される
と、入力Ｘ００５，Ｘ００６の各々が結線不可と
なるので、これをさけてＸ７，Ｙ４，Ｘ７，Ｙ
５，Ｘ７，Ｙ６の位置に自動配置し、３入力とシ
ンボルが接続されるようにする。 第７図は自動配置の処理を示すフローチヤート
である。また、第８図Ａ，Ｂ，Ｃはロジツクシン
ボルの入力点数によるロジツクシンボル基点の決
定方法を示す説明図であり、第９図Ａ，Ｂはロジ
ツクシンボルの自動配置の補正方法を示す説明図
である。第７図中のブロツク２００，３００，４
００を説明したのが第８図Ａ，Ｂ，Ｃであり、ブ
ロツク６００，７００を説明したのが第９図Ａ，
Ｂである。AND，OR等のロジツクシンボルは第
８図ＡのＰ１、第８図ＢのＰ３、第８図ＣのＰ５
に示すように、２番目の入力信号線を基準点とし
て配置すべき位置を決める。この基準点により決
められたのが第８図中のロジツクシンボル基点Ｐ
２，Ｐ４，Ｐ６である。これを第６図Ａの場合に
ついて説明する。 Ｍ００２のORシンボルを例にとるとこのＭ０
０２ORはＭ００１とＸ００４のORの結果をＹ
００１に出力するシーケンスである。Ｍ００２
ORシンボルを配置する前の状態が第６図Ｂで、
Ｍ００１ANDシンボルが配置済で、第２図の
CRT１に表示されている状態である。Ｍ００２
の第１入力となるＭ００１の出力P01は第６図Ｂ
のブロツクＸ４，Ｙ２の位置に配置済であり、第
２入力Ｘ００４はCRT１の画面上に始めて現わ
れる信号であるため第６図ＡのブロツクＸ１，Ｙ
４の入力信号領域に割当てる。入力信号の位置が
決定したので、第８図Ｂの原理でＭ００２ORシ
ンボルの基点はブロツクＸ５，Ｙ２と決定され
る。次に、このロジツクシンボル基点を中心とす
る第１図のCRT１の画面上のある空間にAND，
OR等のロジツクシンボルを配置できるかどうか
調べる。ここでいう配置可能状態とは、配置しよ
うとするCRT１上のある空間が、既に他のロジ
ツクシンボル又はロジツクシンボル間の配線等に
より使用されていない状態をいう。ロジツクシン
ボルが配置可能状態であれば、ロジツクシンボル
の自動位置決定は終了となるが、配置不可能状態
であれば第９図に示す様な順序で、ロジツクシン
ボル位置を補正してやる必要がある。第９図に示
す様に補正の方法は第９図のロジツクシンボル基
点Ｓを基に、基点Ｓに対し右下方向（Ｘ軸（＋）
方向、Ｙ軸（−）方向）に、波紋状にCRT１の
画面上の未使用領域を捜す。ただし、ここでは自
動配置をしやすくするために、AND，OR等のロ
ジツクシンボルの入力数は、最大３入力迄と、制
限している。第６図Ｂ，Ｄの場合は（第６図Ｄは
Ｍ００２ORシンボル配置後、第６図Ｂは配置前
のCRT１の画面の状態である。）Ｍ００２ORシ
ンボルを配置しようとする領域Ｘ５，Ｙ２，Ｘ
５，Ｙ３，Ｘ５，Ｙ４が未使用であるため、配置
可能となり、第６図Ｄの様に配置される。ここ
で、第１図に示した系統図には現われていない
が、信号線間の交叉を許す例として、タイマーシ
ンボルを配置する場合を考える。第６図Ｃ，Ｄの
場合は、（第６図ＣはタイマーシンボルＴ００１
配置後、第６図Ｄは配置前のCRT１の状態であ
る。）Ｍ００１を入力とするＴ００１タイマーシ
ンボルを配置しようとする領域Ｘ５，Ｙ２，Ｘ
５，Ｙ３，Ｘ５，Ｙ４が既にＭ００２ORシンボ
ルが、配置済であるため、シンボル配置位置の補
正が必要となる。そこで、Ｘ５，Ｙ２をロジツク
シンボル基点とし第９図の優先順位で、CRT１
の未使用領域を捜すと、Ｘ５，Ｙ５，Ｘ５，Ｙ
６，Ｘ５，Ｙ７の領域が選ばれる。ロジツクシン
ボルの配置が決定すると、次に信号と信号間の結
線を行なう。第６図Ｃの例だと第６図Ｄと第６図
Ｃの間に第６図Ｅの様な状態が存在する。第６図
ＥはＴ００１タイマーシンボル位置決定後で、Ｍ
００１とＴ００１が結線前の状態である。そし
て、第６図Ｃのように、Ｍ００１とＴ００１とが
結線される。この結線はいずれのロジツクシンボ
ルをも横切つておらず、このような線間交叉は許
容される。同様に、以上の配置優先順位と、第２
入力Ｘ００５の配線を直線とするように配置する
ことから、第６図Ａに示すAND−Ｙ００１は、
ブロツクＸ７，Ｙ４，Ｘ７，Ｙ５，Ｘ７，Ｙ６に
配置されるのである。 ここで、OR（Ｍ００２）の出力P02とAND（Ｙ
００１）との結線が直線とならずに自動結線され
るが、この処理について第１０図ａ，ｂ，ｃ，ｄ
の各々に基づき説明する。 第１０図ａに示すように、同一行又は同一列
で、２点間に何の障害もない時は、２点間は直線
で接続される。また、第１０図ｂに示すように２
点間が同行、同列になく両点間に障害がないとき
には、ブロツクＸ１，Ｙ１，Ｘ２，Ｙ１，Ｘ３，
Ｙ１，Ｘ４，Ｙ１に直線配置されたのち、Ｘ４，
Ｙ１，Ｘ４，Ｙ２，Ｘ４，Ｙ３に縦に直線配置さ
れ、１曲りで接続できる。また、第１０図ｃのよ
うに、２点間が同行、同列になく斜線に示す位置
に障害がある場合、かつ３曲りまでで結線できる
図の例では３曲りまでで自動結線する。しかし、
例えば、第１０図ｄのように障害物が斜線に示す
位置にあり、この部分に配置できない場合には、
３曲り以上、すなわち４曲りせねば結線できない
ので、２点間の結線を示す文字、例えば図示Ａで
２点間が結線されることを表示し、操作員に認知
させる。これは、３曲り以上の曲りを認めて100
％結線しようとすると、処理時間に多大の時間を
要するので、これを制限するためである。 第１１図はロジツクシンボル間の自動配線を最
少曲りで処理するためのフローチヤートである。
また、第１２図Ａ，Ｂ，Ｃ，Ｄの各々はロジツク
シンボル間の自動配線の優先順位を示す説明図で
ある。 第１２図Ａ，Ｂは具体的に第１１図におけるブ
ロツク９００〜１１００のうち、ブロツク９０
０，１０００について右下がりの１曲り、又は２
曲りを示したものである。第１２図Ａは、始点Ｐ
１から終点Ｐ２までのルートをＸ軸を固定し、Ｙ
軸を右から左へ移動させ、結線可能なルートを捜
す方法である。第１２図Ｂは、逆に始点Ｐ１から
終点Ｐ２までのルートをＹ軸を固定し、Ｘ軸を下
から上へ移動させ結線可能ルートを捜す方法であ
る。第１２図の方法は具体例の１つであり第１２
図Ａ，Ｂのどちらを優先して試行するか、又移動
軸の方向はCRT１の画面の特性により任意に決
定することが可能である。 第１２図Ｃ，Ｄは第１１図のブロツク１１００
を具体的に示したものであり、各々第１２図Ａ，
Ｂの移動軸，，を基に分岐ルートを作成
し、３曲りの配線可能ルートを捜す例である。第
１２図Ｃの，，は第１２図Ａのの２曲り
ルートから派生させたルートである。更に、配線
可能ルートの試行回数を減少させるために複数の
試行ルートで重複して使用されるルートが、ある
ことに着目し（第１２図Ａ，ＢのＰ３のルート第
１２図Ｃ，ＤのＰ４，Ｐ５，Ｐ６のルート）、そ
の重複して使用されるルートが、既に使用済であ
れば、そのルートを含むルートの試行を行なわな
い。 以上より明らかなように本発明の実施例によれ
ば、論理演算処理のプログラムにシーケンスシン
ボル表示位置情報の記憶が不要となり、プログラ
ムは第２表に示すように極めて簡単になる。 また、ロジツクシンボル単位にCRT上に表示
でき、第２表に示すように会話形式でプログラム
を作成できる利点がある。 以上より明らかなように本発明によれば、シン
ボル表示位置情報の記憶を要することなくロジツ
クシンボル単位でCRT表示が可能である。
第１図はロジツクシーケンスの一例を示す系統
図、第２図は本発明の実施例を示すブロツク図、
第３図は第２図におけるキーボード２７のキー構
成図、第４図は第２図のシーケンス制御装置３の
処理を示すフローチヤート、第５図は本発明に係
るシーケンス制御用プログラムの構成図、第６図
Ａ，Ｂ，Ｃ，Ｄ，Ｅの各々は本発明の処理によつ
て表示されるロジツクシンボルの配置図、第７図
は自動配置の処理を示すフローチヤート、第８図
Ａ，Ｂ，Ｃの各々はロジツクシンボルの基点決定
方法を示す説明図、第９図Ａ，Ｂはロジツクシン
ボルの自動配置の補正方法を示す説明図、第１０
図ａ，ｂ，ｃ，ｄはロジツクシンボル間の自動配
線の布線方法を示す説明図、第１１図はロジツク
シンボル間の自動配線を最少曲りで処理する為の
フローチヤート、第１２図Ａ，Ｂ，Ｃ，Ｄはロジ
ツクシンボル間の自動配線の優先順位を示す説明
図である。 １…CRT、２…シーケンス表示装置、３…シ
ーケンス制御装置、２１…CRT制御回路、２２
…リフレツシユメモリ、２３…シンボルジエネレ
ータ、２４…バツフアメモリ、２５…制御回路、
２６…ROM、２７…キーボード、３１…入力回
路、３２…出力回路、３３…主メモリ、２４…制
御回路、３５…アキユムレータ、３６…一時記憶
メモリ。
図、第２図は本発明の実施例を示すブロツク図、
第３図は第２図におけるキーボード２７のキー構
成図、第４図は第２図のシーケンス制御装置３の
処理を示すフローチヤート、第５図は本発明に係
るシーケンス制御用プログラムの構成図、第６図
Ａ，Ｂ，Ｃ，Ｄ，Ｅの各々は本発明の処理によつ
て表示されるロジツクシンボルの配置図、第７図
は自動配置の処理を示すフローチヤート、第８図
Ａ，Ｂ，Ｃの各々はロジツクシンボルの基点決定
方法を示す説明図、第９図Ａ，Ｂはロジツクシン
ボルの自動配置の補正方法を示す説明図、第１０
図ａ，ｂ，ｃ，ｄはロジツクシンボル間の自動配
線の布線方法を示す説明図、第１１図はロジツク
シンボル間の自動配線を最少曲りで処理する為の
フローチヤート、第１２図Ａ，Ｂ，Ｃ，Ｄはロジ
ツクシンボル間の自動配線の優先順位を示す説明
図である。 １…CRT、２…シーケンス表示装置、３…シ
ーケンス制御装置、２１…CRT制御回路、２２
…リフレツシユメモリ、２３…シンボルジエネレ
ータ、２４…バツフアメモリ、２５…制御回路、
２６…ROM、２７…キーボード、３１…入力回
路、３２…出力回路、３３…主メモリ、２４…制
御回路、３５…アキユムレータ、３６…一時記憶
メモリ。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を取込み、所定のプログラムに従つ
て演算処理を行うシーケンス制御装置の前記プロ
グラムを画面表示するシーケンス表示装置であつ
て、 前記プログラムによつて規定される制御演算に
対し、予め定められた制御演算シンボルの中から
対応するシンボルを選定する制御演算シンボル選
定手段と、 前記プログラムを、前記選定された制御演算シ
ンボル及びこれらの間の結線により、画面表示す
る表示手段と、 前記制御演算シンボルに接続される信号線が画
面上他の制御演算シンボルを横切らないように定
められた予め記憶された配置についての情報に従
つて、前記制御演算シンボルの配置とそれらの間
の結線を演算し、その演算結果に応じて前記制御
演算シンボルと前記結線を表示させる表示制御手
段と、を有することを特徴とするシーケンス表示
装置。 ２ 特許請求の範囲第１項において、前記配置に
ついての情報は前記制御演算シンボルとこれに接
続される信号線との結線に対し、画面上規定の曲
りまで許容しかつ最短経路で結線させる基準を含
むことを特徴とするシーケンス表示装置。 ３ 特許請求の範囲第２項において、前記結線さ
せる基準は、前記結線が規定の曲り数を超えると
き、画面上での結線に替えて相互が接続されるこ
とを意味する符号を画面に表示する基準を含むこ
とを特徴とするシーケンス表示装置。 ４ 特許請求の範囲第３項において、前記結線の
規定の曲り数を３曲りとすることを特徴とするシ
ーケンス表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7897280A JPS575112A (en) | 1980-06-13 | 1980-06-13 | Sequence display device |
| US06/273,037 US4445169A (en) | 1980-06-13 | 1981-06-12 | Sequence display apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7897280A JPS575112A (en) | 1980-06-13 | 1980-06-13 | Sequence display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS575112A JPS575112A (en) | 1982-01-11 |
| JPH0221003B2 true JPH0221003B2 (ja) | 1990-05-11 |
Family
ID=13676807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7897280A Granted JPS575112A (en) | 1980-06-13 | 1980-06-13 | Sequence display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS575112A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59734A (ja) * | 1982-06-28 | 1984-01-05 | Hitachi Ltd | プロセス制御装置 |
| NO171240C (no) * | 1985-04-25 | 1993-02-10 | Bbc Brown Boveri & Cie | Programmeringsanordning for en lagerprogrammerbar styring |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53146082A (en) * | 1977-05-26 | 1978-12-19 | Toshiba Corp | Sequence controller system |
-
1980
- 1980-06-13 JP JP7897280A patent/JPS575112A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS575112A (en) | 1982-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856640B2 (ja) | 論理回路図エディタシステム | |
| CN119343643A (zh) | 梯形图程序编辑装置、编辑方法及编辑程序 | |
| JPH0221003B2 (ja) | ||
| US5198737A (en) | Programmable controller for industrial robots | |
| JPH0321923B2 (ja) | ||
| US5323308A (en) | Programmable control system | |
| JPH10247107A (ja) | シーケンス処理時間の短縮方法 | |
| JPH0410085B2 (ja) | ||
| JPH035604B2 (ja) | ||
| JPH0679245B2 (ja) | プログラマブルコントロ−ラのシ−ケンスプログラム実行方式 | |
| JPH04156602A (ja) | プログラム作成装置 | |
| JPS61143809A (ja) | プログラマブルコントロ−ラ | |
| JPS5952444B2 (ja) | シ−ケンス制御装置 | |
| JP2731166B2 (ja) | プログラマブルコントローラ | |
| JP2000137509A (ja) | ラダー図回路作成装置 | |
| JPH096981A (ja) | 図面作成編集装置 | |
| JPH03116204A (ja) | シーケンス表示装置 | |
| JPH0119167B2 (ja) | ||
| JPS58107906A (ja) | 工程歩進形プログラマブルコントロ−ラ | |
| JPS58176704A (ja) | プログラマブル・コントロ−ラの回路図式プログラミング装置におけるアセンブル方式 | |
| JPS63100504A (ja) | シーケンスプログラム入力装置 | |
| JPS62224805A (ja) | シ−ケンスプログラマブルコントロ−ラのプログラムのラダ−ダイヤグラム表示方式 | |
| JPH06131024A (ja) | 形状入力方式 | |
| JPH046005B2 (ja) | ||
| JPH077839U (ja) | 数値制御装置 |