JPH0221077B2 - - Google Patents
Info
- Publication number
- JPH0221077B2 JPH0221077B2 JP55169410A JP16941080A JPH0221077B2 JP H0221077 B2 JPH0221077 B2 JP H0221077B2 JP 55169410 A JP55169410 A JP 55169410A JP 16941080 A JP16941080 A JP 16941080A JP H0221077 B2 JPH0221077 B2 JP H0221077B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- word
- data
- correction
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、オーデイオ信号などをデジタル符号
化してVTRやデジタルオーデイオデイスクを用
いて記録再生すると共に、エラー訂正方法として
インターリーブを施すようなPCM信号処理装置
に関する。
化してVTRやデジタルオーデイオデイスクを用
いて記録再生すると共に、エラー訂正方法として
インターリーブを施すようなPCM信号処理装置
に関する。
記録再生時におけるドロツプアウトなどのバー
ストエラーに対処するために、デジタル符号化し
たPCMデータを所定数のサンプル（ワード）毎
に区切つて１ブロツクとし、この１ブロツクの
PCMデータに対するエラー訂正コードを生成し、
これらPCMデータ及びエラー訂正コードの夫々
に互いに異なる遅延を与えるインターリーブ操作
を施し、更にエラー検出コードを付加して記録す
ることが行なわれている。通常状態では、殆んど
訂正機能が働き、元のPCMデータが出力される。
ストエラーに対処するために、デジタル符号化し
たPCMデータを所定数のサンプル（ワード）毎
に区切つて１ブロツクとし、この１ブロツクの
PCMデータに対するエラー訂正コードを生成し、
これらPCMデータ及びエラー訂正コードの夫々
に互いに異なる遅延を与えるインターリーブ操作
を施し、更にエラー検出コードを付加して記録す
ることが行なわれている。通常状態では、殆んど
訂正機能が働き、元のPCMデータが出力される。
しかしながら、EEモードから再生モードへの
切替を行なつたり、編集された磁気テープの再生
時では、デインターリーブによつて正しい配列に
戻された段階では、異種データが混在する場合が
生じる。これらの場合では、エラー訂正回路で誤
つた訂正が行なわれることになり、エラー訂正回
路の出力として元のデータとはかけ離れたものが
現れ、D/A変換してオーデイオ信号としたとき
に、耳障りな異音として聞こえたり、スプーカを
損傷させる問題点があつた。
切替を行なつたり、編集された磁気テープの再生
時では、デインターリーブによつて正しい配列に
戻された段階では、異種データが混在する場合が
生じる。これらの場合では、エラー訂正回路で誤
つた訂正が行なわれることになり、エラー訂正回
路の出力として元のデータとはかけ離れたものが
現れ、D/A変換してオーデイオ信号としたとき
に、耳障りな異音として聞こえたり、スプーカを
損傷させる問題点があつた。
このような誤つた訂正を防止するひとつの方法
として、エラー検出コードによるエラー検出の結
果と、エラー訂正コード及び再生PCMデータか
ら形成されたシンドロームとの両者を用いてエラ
ー判定を行なうものが提案されている。つまり、
エラー検出の結果によるとエラーがないとされる
にもかかわらず、エラーシンドロームの状態は、
エラーがあることを示していたり、エラー検出の
結果であるエラーポインタで示されたエラーワー
ドの他にエラーワードがあるとシンドロームによ
り判定され、そのエラーワードの位置が不明な場
合は、訂正動作を禁止し、そのブロツク内の
PCMワードを全て補正するようになされる。補
正動作としては、エラーワードより前に発生する
正しいワードでもつてエラーワードを補間する前
置ホールド又は前後の正しいワードの平均値でエ
ラーワードを補間する平均値補間などが用いられ
る。
として、エラー検出コードによるエラー検出の結
果と、エラー訂正コード及び再生PCMデータか
ら形成されたシンドロームとの両者を用いてエラ
ー判定を行なうものが提案されている。つまり、
エラー検出の結果によるとエラーがないとされる
にもかかわらず、エラーシンドロームの状態は、
エラーがあることを示していたり、エラー検出の
結果であるエラーポインタで示されたエラーワー
ドの他にエラーワードがあるとシンドロームによ
り判定され、そのエラーワードの位置が不明な場
合は、訂正動作を禁止し、そのブロツク内の
PCMワードを全て補正するようになされる。補
正動作としては、エラーワードより前に発生する
正しいワードでもつてエラーワードを補間する前
置ホールド又は前後の正しいワードの平均値でエ
ラーワードを補間する平均値補間などが用いられ
る。
このような方法は、入力データの接続点におい
てバーストエラーが発生した時に、それが短いと
きのみ有効で長いバーストエラーを伴なうと、デ
インターリーブ後のデータとしてエラーワードが
多いため、エラーポインタとシンドロームの関係
が正常かどうかチエツクできなくなり、誤つた訂
正を起こすおそれがあつた。
てバーストエラーが発生した時に、それが短いと
きのみ有効で長いバーストエラーを伴なうと、デ
インターリーブ後のデータとしてエラーワードが
多いため、エラーポインタとシンドロームの関係
が正常かどうかチエツクできなくなり、誤つた訂
正を起こすおそれがあつた。
本発明は、上述の点を考慮し、異種のPCMデ
ータの接続点に比較的長いバーストエラーが存在
する場合でも、誤つた訂正動作を確実に防止する
ことができるPCM信号処理装置の提供を目的と
するものである。
ータの接続点に比較的長いバーストエラーが存在
する場合でも、誤つた訂正動作を確実に防止する
ことができるPCM信号処理装置の提供を目的と
するものである。
以下、本発明の一実施例について説明すると、
この一実施例は、家庭用の回転２ヘツド形VTR
を改造せずに、これに対してアダプタを付加する
ことにより、オーデイオPCM録音再生装置を構
成する装置に対して本発明を適用するようにした
ものである。かかるPCMアダプタでは、オーデ
イオPCMデータをテレビジヨン信号と同様の信
号形態に変換するようにしており、既に第１図に
示すような標準フオーマツトが発表されている。
この一実施例は、家庭用の回転２ヘツド形VTR
を改造せずに、これに対してアダプタを付加する
ことにより、オーデイオPCM録音再生装置を構
成する装置に対して本発明を適用するようにした
ものである。かかるPCMアダプタでは、オーデ
イオPCMデータをテレビジヨン信号と同様の信
号形態に変換するようにしており、既に第１図に
示すような標準フオーマツトが発表されている。
第１図Ａは、１水平区間１Ｈに挿入されるデー
タブロツクを示し、同図Ｂは、１Ｈに挿入される
コントロールブロツクを示す。２チヤンネルのオ
ーデイオ信号の夫々が（fs＝44.056kHz）でもつ
てサンプリングされ、各14ビツトのデータワード
Ai，Biに変換される。１ブロツク中には、６ワ
ードのPCMワードとエラー訂正用の２ワードの
パリテイワードPi，Qiとこの計８ワードのデー
タのエラーの有無を検出する16ビツトのCRCコ
ードとが含まれている。したがつて１ブロツクの
長さは、128ビツトとなる。エラー訂正用のパリ
テイワードPi，Qiは、６ワードのPCMワードに
関して形成され、また、ワード単位のインターリ
ーブが施されている。第１図Ａにおいて、各ワー
ドに付されたサフイツクスは、単位遅延量をＤ
（ブロツク）としたときのインターリーブ関係を
示している。第１図Ｂに示されるコントロールブ
ロツクは、56ビツトの頭出し信号と14ビツトの内
容識別信号と28ビツトのアドレス信号と14ビツト
のコントロール信号とこれらのエラー検出のため
の16ビツトのCRCコードから構成されている。
タブロツクを示し、同図Ｂは、１Ｈに挿入される
コントロールブロツクを示す。２チヤンネルのオ
ーデイオ信号の夫々が（fs＝44.056kHz）でもつ
てサンプリングされ、各14ビツトのデータワード
Ai，Biに変換される。１ブロツク中には、６ワ
ードのPCMワードとエラー訂正用の２ワードの
パリテイワードPi，Qiとこの計８ワードのデー
タのエラーの有無を検出する16ビツトのCRCコ
ードとが含まれている。したがつて１ブロツクの
長さは、128ビツトとなる。エラー訂正用のパリ
テイワードPi，Qiは、６ワードのPCMワードに
関して形成され、また、ワード単位のインターリ
ーブが施されている。第１図Ａにおいて、各ワー
ドに付されたサフイツクスは、単位遅延量をＤ
（ブロツク）としたときのインターリーブ関係を
示している。第１図Ｂに示されるコントロールブ
ロツクは、56ビツトの頭出し信号と14ビツトの内
容識別信号と28ビツトのアドレス信号と14ビツト
のコントロール信号とこれらのエラー検出のため
の16ビツトのCRCコードから構成されている。
第１図Ｃに示すように、水平同期信号HDで規
定される１Ｈ（168ビツト）内に128ビツトの１ブ
ロツクが挿入され、その頭にデータ同期信号が付
加されると共に、その後に白基準信号が付され
る。。また、第１図Ｄに示すように、１フイール
ド１Ｖ内の計９Ｈ（偶数フイールドのときは
9.5H）の等化パルス区間及び垂直同期信号VD区
間とヘツド切替タイミングが含まれる7.5H（偶数
フイールドのときは７Ｈ）の区間とを除く245H
がデータ区間とされ、斜線図示のように、最初の
１Ｈにコントロールブロツクが挿入される。
定される１Ｈ（168ビツト）内に128ビツトの１ブ
ロツクが挿入され、その頭にデータ同期信号が付
加されると共に、その後に白基準信号が付され
る。。また、第１図Ｄに示すように、１フイール
ド１Ｖ内の計９Ｈ（偶数フイールドのときは
9.5H）の等化パルス区間及び垂直同期信号VD区
間とヘツド切替タイミングが含まれる7.5H（偶数
フイールドのときは７Ｈ）の区間とを除く245H
がデータ区間とされ、斜線図示のように、最初の
１Ｈにコントロールブロツクが挿入される。
第２図は、記録エンコーダ及び再生デコーダを
含む本実施例の全体の構成を示すもので、１ａ，
１ｂで示す各入力端子にサンプリングホールド回
路（図示せず）からのＡチヤンネル及びＢチヤン
ネルの各アナログ出力が加えられ、マルチプレク
サ２を介してA/Dコンバータ３に供給されれ、
１サンプルが１ワードにデジタルコード化され
る。A/Dコンバータ３の出力が直列並列変換器
４に供給され、６ワード並列の形とされる。この
６ワードがパリテイ生成回路５とインターリーブ
用遅延回路６に供給される。パリテイ生成回路５
は、 Pn＝AnBnAn＋１Bn＋１An＋２
Bn＋２ Qn＝T6AnT5BnT4An＋１T3Bn＋１
T2An＋２TBn＋２ の各演算によつて第１及び第２のパリテイワード
を発生する。但し、上式において、ｎは、０又は
３の倍数、は各ワードの対応するビツトごとの
２を法とする加算、Ｔは生成マトリツクスであ
る。この第１及び第２のパリテイワードによつて
１ブロツク内での１ワードエラーを訂正できると
共に、エラーワードの位置が分かつている場合に
は、２ワードエラーも訂正することができる。遅
延回路６は、直列並列変換器４からの６個の
PCMデータ系列とパリテイ生成回路５からの２
個のパリテイデータ系列とに対して単位庭延量Ｄ
（ブロツク）ずつ異なる遅延０，２Ｄ，３Ｄ，４
Ｄ，５Ｄ，６Ｄ，７Ｄを与えるもので、実際に
は、メモリーRAMが用いられる。つまり、メモ
リーのライトアドレスとリードアドレスとをコン
トロールすることによつてインターリーブがなさ
れ、これと共に、ライトクロツクよりリードクロ
ツクの周波数が高くされ、垂直ブランキング期間
に相当するデータブラングが形成されるような時
間軸圧縮がなされる。遅延回路６の出力が並列直
列変換器７に供給され、ビツト直列の形態とさ
れ、CRCコード発生器８及びスイツチ９によつ
てCRCコードが付加され、第１図Ａに示す構成
のデータ出力が得られる。このデータ出力に対し
て同期混合回路１０にて同期信号、等化パルス等
が付加され、第１図Ｃ及び第１図Ｄに示すような
テレビジヨン信号と同一の信号形態の記録信号が
形成され、VTR１１のビデオ入力端子及びスイ
ツチ１２の一方の入力端子１３ａに供給される。
含む本実施例の全体の構成を示すもので、１ａ，
１ｂで示す各入力端子にサンプリングホールド回
路（図示せず）からのＡチヤンネル及びＢチヤン
ネルの各アナログ出力が加えられ、マルチプレク
サ２を介してA/Dコンバータ３に供給されれ、
１サンプルが１ワードにデジタルコード化され
る。A/Dコンバータ３の出力が直列並列変換器
４に供給され、６ワード並列の形とされる。この
６ワードがパリテイ生成回路５とインターリーブ
用遅延回路６に供給される。パリテイ生成回路５
は、 Pn＝AnBnAn＋１Bn＋１An＋２
Bn＋２ Qn＝T6AnT5BnT4An＋１T3Bn＋１
T2An＋２TBn＋２ の各演算によつて第１及び第２のパリテイワード
を発生する。但し、上式において、ｎは、０又は
３の倍数、は各ワードの対応するビツトごとの
２を法とする加算、Ｔは生成マトリツクスであ
る。この第１及び第２のパリテイワードによつて
１ブロツク内での１ワードエラーを訂正できると
共に、エラーワードの位置が分かつている場合に
は、２ワードエラーも訂正することができる。遅
延回路６は、直列並列変換器４からの６個の
PCMデータ系列とパリテイ生成回路５からの２
個のパリテイデータ系列とに対して単位庭延量Ｄ
（ブロツク）ずつ異なる遅延０，２Ｄ，３Ｄ，４
Ｄ，５Ｄ，６Ｄ，７Ｄを与えるもので、実際に
は、メモリーRAMが用いられる。つまり、メモ
リーのライトアドレスとリードアドレスとをコン
トロールすることによつてインターリーブがなさ
れ、これと共に、ライトクロツクよりリードクロ
ツクの周波数が高くされ、垂直ブランキング期間
に相当するデータブラングが形成されるような時
間軸圧縮がなされる。遅延回路６の出力が並列直
列変換器７に供給され、ビツト直列の形態とさ
れ、CRCコード発生器８及びスイツチ９によつ
てCRCコードが付加され、第１図Ａに示す構成
のデータ出力が得られる。このデータ出力に対し
て同期混合回路１０にて同期信号、等化パルス等
が付加され、第１図Ｃ及び第１図Ｄに示すような
テレビジヨン信号と同一の信号形態の記録信号が
形成され、VTR１１のビデオ入力端子及びスイ
ツチ１２の一方の入力端子１３ａに供給される。
VTR１１のビデオ出力端子に得られる再生信
号がスイツチ１２の他方の入力端子１３ｂに供給
される。このスイツチ１２の出力端子１３ｃに得
られる信号が再生デコーダの波形整形及びデータ
抜取回路１４に供給される。図示せずも、再生信
号から同期信号が分離され、再生系のデータ処理
に必要なタイミングパルスを形成するために用い
られる。再生データは、直列並列変換器１５及び
エラー検出回路１６に供給される。エラー検出回
路１６は、再生データの１ブロツク毎にCRCコ
ードを用いてエラー検出を行なうもので、エラー
が有るときは、“１”、エラーが無いときには、
“０”となるエラーポインタEPを発生する。直列
並列変換器１５の出力に現れる８ワードがデイン
ターリーブ用の遅延回路１７に供給され、インタ
ーリーブのときにに与えられた遅延をキヤンセル
するような遅延７Ｄ，６Ｄ，５Ｄ，４Ｄ，３Ｄ，
２Ｄ，Ｄ，０が与えられる。この場合、遅延回路
１７に対してデータと共に、エラーポインタEP
が入力され、データの１ワード毎に１ビツトのエ
ラーポインタEPが付加されるようになされる。
号がスイツチ１２の他方の入力端子１３ｂに供給
される。このスイツチ１２の出力端子１３ｃに得
られる信号が再生デコーダの波形整形及びデータ
抜取回路１４に供給される。図示せずも、再生信
号から同期信号が分離され、再生系のデータ処理
に必要なタイミングパルスを形成するために用い
られる。再生データは、直列並列変換器１５及び
エラー検出回路１６に供給される。エラー検出回
路１６は、再生データの１ブロツク毎にCRCコ
ードを用いてエラー検出を行なうもので、エラー
が有るときは、“１”、エラーが無いときには、
“０”となるエラーポインタEPを発生する。直列
並列変換器１５の出力に現れる８ワードがデイン
ターリーブ用の遅延回路１７に供給され、インタ
ーリーブのときにに与えられた遅延をキヤンセル
するような遅延７Ｄ，６Ｄ，５Ｄ，４Ｄ，３Ｄ，
２Ｄ，Ｄ，０が与えられる。この場合、遅延回路
１７に対してデータと共に、エラーポインタEP
が入力され、データの１ワード毎に１ビツトのエ
ラーポインタEPが付加されるようになされる。
遅延回路１７は、実際には、メモリーで構成さ
れ、そのアドレスを制御することによつて所定の
遅延を与えると共に、ライトクロツクよりリード
クロツクの周波数を低くして時間軸伸長を行なう
ようにされている。遅延回路１７によつてデイン
ターリーブされたデータ及び付随するエラーポイ
ンタがシンドローム生成及び異常検出回路１８に
供給されると共に、１ブロツク遅延回路１９を介
して訂正回路２０に供給される。訂正回路２０に
は、生成されたシンドロームが供給される。訂正
できないエラーワードは、次段の補正回路２１に
おいて平均値補間される。
れ、そのアドレスを制御することによつて所定の
遅延を与えると共に、ライトクロツクよりリード
クロツクの周波数を低くして時間軸伸長を行なう
ようにされている。遅延回路１７によつてデイン
ターリーブされたデータ及び付随するエラーポイ
ンタがシンドローム生成及び異常検出回路１８に
供給されると共に、１ブロツク遅延回路１９を介
して訂正回路２０に供給される。訂正回路２０に
は、生成されたシンドロームが供給される。訂正
できないエラーワードは、次段の補正回路２１に
おいて平均値補間される。
２つのパリテイデータに関するエラーポインタ
Pep及びQepがアンドゲート２２に供給され、ア
ンドゲート２２の出力とシントローム生成及び異
常検出回路１８からの異状検出信号とがオアゲー
ト２３に供給される。このオアゲート２３の出力
がフリツプフロツプ２４のセツト入力とされ、ま
た、シンドローム生成及び異常検出回路１８から
の正常検出信号がフリツプフロツプ２４のリセツ
ト入力とされる。このフリツプフロツプ２４から
発生するフラツグ信号FLGが訂正回路２０の制
御信号とされ、（FLG＝“１”）の期間では、訂正
動作が禁止されて補正動作に移行される。
Pep及びQepがアンドゲート２２に供給され、ア
ンドゲート２２の出力とシントローム生成及び異
常検出回路１８からの異状検出信号とがオアゲー
ト２３に供給される。このオアゲート２３の出力
がフリツプフロツプ２４のセツト入力とされ、ま
た、シンドローム生成及び異常検出回路１８から
の正常検出信号がフリツプフロツプ２４のリセツ
ト入力とされる。このフリツプフロツプ２４から
発生するフラツグ信号FLGが訂正回路２０の制
御信号とされ、（FLG＝“１”）の期間では、訂正
動作が禁止されて補正動作に移行される。
ここで、エラーワードの訂正又は補正について
説明する。パリテイワードＰ，Ｑを生成する１ブ
ロツクのPCMデータとして、W1〜W6の６ワー
ドを考えることにする。このW1〜W6とP.Qとが
再生されると、 S1＝Ｐ6 〓n=1 Wn＝Pe6 〓n=1 Wne S2＝Ｑ6 〓n=1 T7-nWn＝Qe6 〓n=1 T7-nWne （但し、Pe，Qeは、パリテイワードＰ，Ｑのエ
ラーパターン、Wneは、PCMワードのエラーパ
ターンである。）の演算によつてシンドロームS1，
S2が形成される。エラーがない場合には、（S1A
＝０、S2＝０）となる。また、パリテイワード
Ｐ，Ｑの何れか一方がエラーワードの場合には、
シンドロームS1又はS2の何れか一方が０となる。
エラーワードの正について以下に説明する。
説明する。パリテイワードＰ，Ｑを生成する１ブ
ロツクのPCMデータとして、W1〜W6の６ワー
ドを考えることにする。このW1〜W6とP.Qとが
再生されると、 S1＝Ｐ6 〓n=1 Wn＝Pe6 〓n=1 Wne S2＝Ｑ6 〓n=1 T7-nWn＝Qe6 〓n=1 T7-nWne （但し、Pe，Qeは、パリテイワードＰ，Ｑのエ
ラーパターン、Wneは、PCMワードのエラーパ
ターンである。）の演算によつてシンドロームS1，
S2が形成される。エラーがない場合には、（S1A
＝０、S2＝０）となる。また、パリテイワード
Ｐ，Ｑの何れか一方がエラーワードの場合には、
シンドロームS1又はS2の何れか一方が０となる。
エラーワードの正について以下に説明する。
(1) PCMワードの１ワードエラーの場合
W^i＝WiWie
但し、W^i：エラーワード、Wi：真値、
Wie：エラーパターンである。
Wie：エラーパターンである。
Ｐはエラーであるが、Ｑが正しく、エラー
位置ｉがエラーポインタEPで指示されてい
る場合 S2＝6 〓n=1 T7-nWneであるから Wi＝W^iWie＝W^iTi-7S2 Ｐ，Ｑは正しいが、１ワードエラーの場合
のエラーワードが不明の場合 データワードが１ワードエラーであるから、こ
れをWi＾とすれば S1＝Wie S2＝T7-iWie ∴S1＝Ti-7S2又はT7-iS1＝S2を満足するｉ
を求め、ｉが判明したら Wi＝W^iＳ (2) Ｐ，Ｑは正しいが、PCMワードの２ワード
（Wi，Wj）がエラーの場合（各エラーパター
ンをWie，Wjeとする） S1＝WieWje S2＝T7-iWieT7-iWje ∴Wje＝（Ti-j）-1（S1Ti-7S2） （但し、は、単位マトリクスである。） ∴Wie＝S1Wje Wi＝W^iWie ＝W^iS1（Ti-j）-1（S1Ti-7S2） Wj＝W^jWje W^j（Ti-j）-1（S1Ti-7S2） 以上のエラー訂正が訂正回路２０によつてなさ
れる。上記の場合以外では、エラーポインタEP
によつてエラーワードとされているものが、補正
回路２１によつて補正される。しかしながら、下
記の場合のように、エラーが存在していることは
分つても、エラー位置の検出ができないときは、
異常として検出し、異常検出出力が発生する。
位置ｉがエラーポインタEPで指示されてい
る場合 S2＝6 〓n=1 T7-nWneであるから Wi＝W^iWie＝W^iTi-7S2 Ｐ，Ｑは正しいが、１ワードエラーの場合
のエラーワードが不明の場合 データワードが１ワードエラーであるから、こ
れをWi＾とすれば S1＝Wie S2＝T7-iWie ∴S1＝Ti-7S2又はT7-iS1＝S2を満足するｉ
を求め、ｉが判明したら Wi＝W^iＳ (2) Ｐ，Ｑは正しいが、PCMワードの２ワード
（Wi，Wj）がエラーの場合（各エラーパター
ンをWie，Wjeとする） S1＝WieWje S2＝T7-iWieT7-iWje ∴Wje＝（Ti-j）-1（S1Ti-7S2） （但し、は、単位マトリクスである。） ∴Wie＝S1Wje Wi＝W^iWie ＝W^iS1（Ti-j）-1（S1Ti-7S2） Wj＝W^jWje W^j（Ti-j）-1（S1Ti-7S2） 以上のエラー訂正が訂正回路２０によつてなさ
れる。上記の場合以外では、エラーポインタEP
によつてエラーワードとされているものが、補正
回路２１によつて補正される。しかしながら、下
記の場合のように、エラーが存在していることは
分つても、エラー位置の検出ができないときは、
異常として検出し、異常検出出力が発生する。
(3) Ｐ，Ｑは正しいが、エラーワードが不明で
あつて、かつ(1)の方法によつてエラー位置ｉ
を検出できない場合例えばエラーポインタによ
り指示されてないが、２ワード以上のエラーの
場合 Ｐは正しく、Ｑはエラーであり、W1〜W6
の各ワードのエラーポインタEPがエラーを
指示してないが、（S1≠０）の場合 Ｑは正しく、Ｐはエラーであり、W1〜W6
の各ワードのエラーボインタEPがエラーを
指示してないが、（S2≠０）の場合 更に本発明について、VTR１１と関連するス
イツチ１２が入力端子１３ａ及び出力端子１３ｃ
の接続状態（EEモード）から切り替り、入力端
子１３ｂ及び出力端子１３ｃの接続状態（再生モ
ード）とされた場合を例に詳述する。この場合、
データ切替時から後で2Dを越える長さｄ例えば
Ｄ＝16ブロツクとしたときに35ブロツク期間でド
ロツプアウトによるバーストエラーが発生するも
のとする。また、デインターリーブ用の遅延回路
１７をメモリーで構成したときのメモリーエリア
において、１ブロツクの再生データは、（Ｄ＝16）
ブロツクずつ離れたアドレスに１ワードずつ順次
書込まれ、その読出は、同一ブロツクのアドレス
に関して１ワードずつ順次なされる。今、第３図
Ａに示すように、接続点Ｘ後の再生データの最初
の１ブロツクのデータ（An），（Bo-3D），……
（Po-18D)，（Qo-21D）が書込まれる時には、
（Qo-21D）即ち（Qn）と共に、再生データのAn，
Bn，……Pnが読出される。また、接続点Ｘから
後の35Hの区間に含まれる書込みデータ（斜線領
域で示す）は全てエラーワードとなる。これ以外
のエラーワードがないとすると、（t0〜t1）では、
パリテイワードＱの１ワードエラーであるため、
再生データは、そのまま出力される。
あつて、かつ(1)の方法によつてエラー位置ｉ
を検出できない場合例えばエラーポインタによ
り指示されてないが、２ワード以上のエラーの
場合 Ｐは正しく、Ｑはエラーであり、W1〜W6
の各ワードのエラーポインタEPがエラーを
指示してないが、（S1≠０）の場合 Ｑは正しく、Ｐはエラーであり、W1〜W6
の各ワードのエラーボインタEPがエラーを
指示してないが、（S2≠０）の場合 更に本発明について、VTR１１と関連するス
イツチ１２が入力端子１３ａ及び出力端子１３ｃ
の接続状態（EEモード）から切り替り、入力端
子１３ｂ及び出力端子１３ｃの接続状態（再生モ
ード）とされた場合を例に詳述する。この場合、
データ切替時から後で2Dを越える長さｄ例えば
Ｄ＝16ブロツクとしたときに35ブロツク期間でド
ロツプアウトによるバーストエラーが発生するも
のとする。また、デインターリーブ用の遅延回路
１７をメモリーで構成したときのメモリーエリア
において、１ブロツクの再生データは、（Ｄ＝16）
ブロツクずつ離れたアドレスに１ワードずつ順次
書込まれ、その読出は、同一ブロツクのアドレス
に関して１ワードずつ順次なされる。今、第３図
Ａに示すように、接続点Ｘ後の再生データの最初
の１ブロツクのデータ（An），（Bo-3D），……
（Po-18D)，（Qo-21D）が書込まれる時には、
（Qo-21D）即ち（Qn）と共に、再生データのAn，
Bn，……Pnが読出される。また、接続点Ｘから
後の35Hの区間に含まれる書込みデータ（斜線領
域で示す）は全てエラーワードとなる。これ以外
のエラーワードがないとすると、（t0〜t1）では、
パリテイワードＱの１ワードエラーであるため、
再生データは、そのまま出力される。
t1のタイミングとなると、デインターリーブさ
れたパリテイワードに関するエラーポインタ
Pep，Qepが共に“１”となり、アンドゲート２
２の出力が“１”となり、これによつてフリツプ
フロツプ２４がセツトされ、フラツグ信号FLG
が第３図Ｂに示すように“１”となる。これによ
つて訂正回路２０における訂正動作が禁止され、
PCMワードのうちのエラーワードは、補正され
ることになる。そして、この例では、エラーワー
ドがなくなるタイミングt15においてフリツプフ
ロツプ２４をリセツトし、フラツグ信号FLGを
“０”とし、訂正動作の禁止を解除する。エラー
ワードがなくなることは、２つのシンドロームS1
及びS2が共に０となることによつて検出できる。
これと異なり、シンドロームS1及びS2から(1)の
方法によつて求められたエラーワードの位置と、
エラーポインタによつて示される１ワードエラー
の位置とが一致する正常状態をt14において検出
し、この検出によつてフラツグ信号FLGを“０”
としても良い。
れたパリテイワードに関するエラーポインタ
Pep，Qepが共に“１”となり、アンドゲート２
２の出力が“１”となり、これによつてフリツプ
フロツプ２４がセツトされ、フラツグ信号FLG
が第３図Ｂに示すように“１”となる。これによ
つて訂正回路２０における訂正動作が禁止され、
PCMワードのうちのエラーワードは、補正され
ることになる。そして、この例では、エラーワー
ドがなくなるタイミングt15においてフリツプフ
ロツプ２４をリセツトし、フラツグ信号FLGを
“０”とし、訂正動作の禁止を解除する。エラー
ワードがなくなることは、２つのシンドロームS1
及びS2が共に０となることによつて検出できる。
これと異なり、シンドロームS1及びS2から(1)の
方法によつて求められたエラーワードの位置と、
エラーポインタによつて示される１ワードエラー
の位置とが一致する正常状態をt14において検出
し、この検出によつてフラツグ信号FLGを“０”
としても良い。
このように、フラツグ信号FLGを発生させて
訂正動作を禁止しないとすると、以下のような訂
正又は補正動作がなされる。
訂正動作を禁止しないとすると、以下のような訂
正又は補正動作がなされる。
（t0〜t1）のデータ：パリテイワードＱの１ワ
ードエラーであるためPCMワードはそのまま出
力される。
ードエラーであるためPCMワードはそのまま出
力される。
（t1〜t2）のデータ：パリテイデータP.Qの２
ワードエラーであるためPCMワードはそのまま
出力される。
ワードエラーであるためPCMワードはそのまま
出力される。
（t2〜t3）のデータ：Ｐ，Ｑ及びPCMワードの
１ワードの計３ワードエラーとなるため、訂正不
可能となり、PCMエラーワードが補正される。
１ワードの計３ワードエラーとなるため、訂正不
可能となり、PCMエラーワードが補正される。
（t3〜t4）のデータ：パリテイワードＰとPCM
ワードの１ワードとの計２ワードエラーとなり、
パリテイワードＱが正しいために、(1)の訂正動
作がなされる。しかし、異種データを用いた訂正
のために、誤つた訂正となる。
ワードの１ワードとの計２ワードエラーとなり、
パリテイワードＱが正しいために、(1)の訂正動
作がなされる。しかし、異種データを用いた訂正
のために、誤つた訂正となる。
（t4〜t5）のデータ：３ワードエラーのため
PCMワードの２つのエラーワードが補正される。
PCMワードの２つのエラーワードが補正される。
（t5〜t6）（t7〜t8）（t9〜t10）（t11〜t12）のデ
ー
タ：パリテイワードＰ，Ｑが正しく、PCMワー
ドの２ワードエラーとなり、(2)の訂正動作がなさ
れる。しかし、異種データを用いた訂正のため
に、誤つた訂正となる。
ー
タ：パリテイワードＰ，Ｑが正しく、PCMワー
ドの２ワードエラーとなり、(2)の訂正動作がなさ
れる。しかし、異種データを用いた訂正のため
に、誤つた訂正となる。
（t6〜t7）（t8〜t9）（t10〜t11）（t12〜t13）のデ
ータ：３ワードエラーのため、各エラーワードが
補正される。
ータ：３ワードエラーのため、各エラーワードが
補正される。
（t13〜t14）のデータ：パリテイワードＰ，Ｑ
が正しくPCMワードの２ワードエラーとなり、
(2)の訂正動作がなされる。この場合は、再生デー
タに全て含まれるデータが用いられるので、訂正
動作は、正しいものとなる。
が正しくPCMワードの２ワードエラーとなり、
(2)の訂正動作がなされる。この場合は、再生デー
タに全て含まれるデータが用いられるので、訂正
動作は、正しいものとなる。
（t14〜t15）のデータ：１ワードエラーであり、
(1)の訂正がなされる。訂正動作は、正しいもの
となる。
(1)の訂正がなされる。訂正動作は、正しいもの
となる。
上記の誤つた訂正動作を本発明によれば、防止
することができる。エラーポインタとシンドロー
ムとの関係が異常なこと即ちエラーポインタEP
によりエラーワードが指示されてないにも拘ら
ず、シンドロームが０でないことを検出する方法
だけでは、上述のように（S1≠０、S2≠０）とな
り、エラーポインタEPによつてエラーワードが
指示されている区間での誤つた訂正動作を防止す
ることができない。しかし、本発明によれば、全
てのパリテイのエラーポインタがエラーを指示す
るものとなる時からフラツグをたてているので、
確実に誤つた訂正動作を防止することができる。
また、本発明は、異種データの接続点から後に、
（Ｄ＜ｄ＜2D）の関係のｄの長さのバーストエラ
ーが生じるときにも上述と同様の作用を行なう。
することができる。エラーポインタとシンドロー
ムとの関係が異常なこと即ちエラーポインタEP
によりエラーワードが指示されてないにも拘ら
ず、シンドロームが０でないことを検出する方法
だけでは、上述のように（S1≠０、S2≠０）とな
り、エラーポインタEPによつてエラーワードが
指示されている区間での誤つた訂正動作を防止す
ることができない。しかし、本発明によれば、全
てのパリテイのエラーポインタがエラーを指示す
るものとなる時からフラツグをたてているので、
確実に誤つた訂正動作を防止することができる。
また、本発明は、異種データの接続点から後に、
（Ｄ＜ｄ＜2D）の関係のｄの長さのバーストエラ
ーが生じるときにも上述と同様の作用を行なう。
第１図は本発明の一実施例におけるデータの１
ブロツクの構成及び記録信号波形を示す図、第２
図は本発明の一実施例における記録エンコーダ及
び再生デコーダの各構成を示すブロツク図、第３
図は本発明の一実施例の動作説明に用いる略線図
である。 ６はインターリーブ用の遅延回路、１１は
VTR、１６はエラー検出回路、１７はデインタ
ーリーブ用の遅延回路、２０は訂正回路、２１は
補正回路、２４はフラツグ信号発生用のフリツプ
フロツプである。
ブロツクの構成及び記録信号波形を示す図、第２
図は本発明の一実施例における記録エンコーダ及
び再生デコーダの各構成を示すブロツク図、第３
図は本発明の一実施例の動作説明に用いる略線図
である。 ６はインターリーブ用の遅延回路、１１は
VTR、１６はエラー検出回路、１７はデインタ
ーリーブ用の遅延回路、２０は訂正回路、２１は
補正回路、２４はフラツグ信号発生用のフリツプ
フロツプである。
Claims (1)
- 【特許請求の範囲】 １ アナログ情報信号をデジタルコード化して得
られるPCMデータの所定数のワード毎を１ブロ
ツクとしてエラー訂正コードが付加され、この
PCMデータ及びエラー訂正コードがインターリ
ーブされ、更にエラー検出コードが付加されて伝
送されたPCM信号を受信して処理を行なう装置
であつて、 受信したデータに関して上記エラー検出コード
によりエラー検出してエラーの有無を示すエラー
ポインタを付加した後に、デインターリーブし、
上記エラーポインタによつて指示されたエラーワ
ードについて訂正可能なときは上記エラー訂正コ
ードに基づいて訂正し、訂正が可能でないときは
補正を行なうようにすると共に、上記エラー検出
の結果、上記エラー訂正コードの夫々にエラーが
あるときには、訂正動作を中止するためのフラツ
グを発生させ、上記エラー検出の結果と上記エラ
ー訂正のためのシンドロームとの関係が正しい場
合には、上記フラツグを消滅させるようにした
PCM信号処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55169410A JPS5794911A (en) | 1980-12-01 | 1980-12-01 | Pcm signal processor |
| CA000390687A CA1186765A (en) | 1980-12-01 | 1981-11-23 | Pcm signal recording circuit |
| AU77813/81A AU542262B2 (en) | 1980-12-01 | 1981-11-24 | Pcm error correction |
| US06/324,816 US4451920A (en) | 1980-12-01 | 1981-11-25 | PCM Signal processing apparatus |
| DE8181305641T DE3175714D1 (en) | 1980-12-01 | 1981-11-27 | Pulse code modulated signal processing apparatus |
| EP81305641A EP0053505B1 (en) | 1980-12-01 | 1981-11-27 | Pulse code modulated signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55169410A JPS5794911A (en) | 1980-12-01 | 1980-12-01 | Pcm signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5794911A JPS5794911A (en) | 1982-06-12 |
| JPH0221077B2 true JPH0221077B2 (ja) | 1990-05-11 |
Family
ID=15886076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55169410A Granted JPS5794911A (en) | 1980-12-01 | 1980-12-01 | Pcm signal processor |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4451920A (ja) |
| EP (1) | EP0053505B1 (ja) |
| JP (1) | JPS5794911A (ja) |
| AU (1) | AU542262B2 (ja) |
| CA (1) | CA1186765A (ja) |
| DE (1) | DE3175714D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0549532U (ja) * | 1991-12-10 | 1993-06-29 | 住友電装株式会社 | 車両用リアワイパーの駆動装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4541091A (en) * | 1982-06-11 | 1985-09-10 | Hitachi, Ltd. | Code error detection and correction method and apparatus |
| DE3378181D1 (en) * | 1982-07-16 | 1988-11-10 | British Broadcasting Corp | Concealment of defects in a video signal |
| GB2126760B (en) * | 1982-08-20 | 1985-08-29 | Sony Corp | Error correction of digital television signals |
| JP2533076B2 (ja) * | 1983-04-30 | 1996-09-11 | ソニー株式会社 | エラ−訂正のための符号化方法 |
| JPH0770177B2 (ja) * | 1984-01-25 | 1995-07-31 | 株式会社日立製作所 | ディジタル信号再生装置 |
| JPH084233B2 (ja) * | 1984-06-29 | 1996-01-17 | 株式会社日立製作所 | 誤り訂正符号の復号装置 |
| JPH07111815B2 (ja) * | 1984-07-23 | 1995-11-29 | 株式会社日立製作所 | デイジタル信号記録方式 |
| NL8402411A (nl) * | 1984-08-02 | 1986-03-03 | Philips Nv | Inrichting voor het korrigeren en maskeren van fouten in een informatiestroom, en weergeeftoestel voor het weergeven van beeld en/of geluid voorzien van zo een inrichting. |
| JP2539353B2 (ja) * | 1984-10-05 | 1996-10-02 | 株式会社日立製作所 | Ｐｃｍ信号再生方法及び装置 |
| US4792953A (en) * | 1986-03-28 | 1988-12-20 | Ampex Corporation | Digital signal error concealment |
| PL179264B1 (pl) * | 1994-03-01 | 2000-08-31 | Sony Corp | Sposób i urzadzenie do dekodowania sygnalu cyfrowego PL PL |
| US5577054A (en) * | 1994-09-13 | 1996-11-19 | Philips Electronics North America Corporation | Device and method for performing error detection on an interleaved signal portion, and a receiver and decoding method employing such error detection |
| IT1297401B1 (it) * | 1995-12-22 | 1999-12-17 | Ansaldo Trasporti Spa | Metodo di codifica e di validazione rapida per codici ciclici |
| US6047036A (en) * | 1997-05-02 | 2000-04-04 | Advanced Micro Devices, Inc. | System and method for implementing a mute voice signal upon reception of a ADPCM zero nibble in wireless communications |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380105A (en) * | 1976-12-24 | 1978-07-15 | Sony Corp | Digital signal transmission method |
| JPS54137204A (en) * | 1978-04-17 | 1979-10-24 | Sony Corp | Digital signal transmission method |
| JPS5556744A (en) * | 1978-10-23 | 1980-04-25 | Sony Corp | Pcm signal transmission device |
| US4211997A (en) * | 1978-11-03 | 1980-07-08 | Ampex Corporation | Method and apparatus employing an improved format for recording and reproducing digital audio |
| US4234896A (en) * | 1978-11-13 | 1980-11-18 | Mitsubishi Denki Kabushiki Kaisha | PCM Recording and reproducing system |
| JPS5657374A (en) * | 1979-10-16 | 1981-05-19 | Sony Corp | Processor of digital video signal |
| JPS56105314A (en) * | 1980-01-24 | 1981-08-21 | Sony Corp | Pcm signal processing device |
| US4380071A (en) * | 1981-02-02 | 1983-04-12 | Sony Corporation | Method and apparatus for preventing errors in PCM signal processing apparatus |
-
1980
- 1980-12-01 JP JP55169410A patent/JPS5794911A/ja active Granted
-
1981
- 1981-11-23 CA CA000390687A patent/CA1186765A/en not_active Expired
- 1981-11-24 AU AU77813/81A patent/AU542262B2/en not_active Ceased
- 1981-11-25 US US06/324,816 patent/US4451920A/en not_active Expired - Fee Related
- 1981-11-27 DE DE8181305641T patent/DE3175714D1/de not_active Expired
- 1981-11-27 EP EP81305641A patent/EP0053505B1/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0549532U (ja) * | 1991-12-10 | 1993-06-29 | 住友電装株式会社 | 車両用リアワイパーの駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1186765A (en) | 1985-05-07 |
| DE3175714D1 (en) | 1987-01-22 |
| US4451920A (en) | 1984-05-29 |
| EP0053505A3 (en) | 1983-07-06 |
| AU7781381A (en) | 1982-06-10 |
| EP0053505A2 (en) | 1982-06-09 |
| AU542262B2 (en) | 1985-02-14 |
| EP0053505B1 (en) | 1986-12-10 |
| JPS5794911A (en) | 1982-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0233783B1 (en) | Apparatus for recording and/or reproducing data | |
| JPH0221077B2 (ja) | ||
| US4403263A (en) | System for processing audio PCM digital signals | |
| CA1171538A (en) | Method and apparatus for editing digital signal | |
| KR950008488B1 (ko) | 데이터의 에러정정장치 | |
| JPH0345476B2 (ja) | ||
| JPS6052509B2 (ja) | デジタル信号伝送方法 | |
| WO1984002999A1 (fr) | Dispositif de traitement de signaux de modulation par impulsion codee (mic) | |
| JPH0221076B2 (ja) | ||
| JPH026150B2 (ja) | ||
| JPS6161466B2 (ja) | ||
| KR20030070135A (ko) | 에러 정정 코드를 디코딩하는 방법 및 장치 | |
| US4491882A (en) | Disc players | |
| JPS6329347B2 (ja) | ||
| JPS59117713A (ja) | デイジタルオ−デイオ信号の伝送装置 | |
| JP2702950B2 (ja) | Ｐｃｍ信号記録再生装置 | |
| JPS6117060B2 (ja) | ||
| JPH0690859B2 (ja) | ディジタル情報信号の処理方法 | |
| EP1111799B1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
| JPH09282810A (ja) | ディジタルデータ処理装置 | |
| JPS6052964A (ja) | 誤り訂正方法 | |
| JPH01235073A (ja) | データ種別検出装置 | |
| JPH0518298B2 (ja) | ||
| JPS6412127B2 (ja) | ||
| JP2860984B2 (ja) | 誤り訂正符号化方法 |